таймер

Формула изобретения

Таймер, содержащий вход и выход, D-триггер, элемент И, элемент НЕ, отличающийся тем, что в него введены линия задержки, диод и элемент ИЛИ, вход устройства соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого соединен с D-входом D-триггера, соединенного через линию задержки с его С-входом, прямой выход D-триггера соединен со вторым входом элемента ИЛИ, выходом устройства и анодом диода, катод которого соединен с резистором, через который осуществляется процесс зарядки конденсатора, вторая сторона которого соединена с общим минусом источника питания, и входом элемента НЕ, выход которого соединен со вторым входом элемента И.

Описание изобретения к патенту

Изобретение относится к устройствам отсчета времени и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи различных отраслей техники.

Известен таймер, описанный, например, в [1], содержащий двоичный счетчик импульсов и дешифратор с множеством выходов. К недостаткам такого устройства следует отнести необходимость дополнительной установки внешнего генератора импульсов и ключа, позволяющего управлять работой устройства при импульсном управляющем сигнале.

Известно также устройство, описанное, например, в [2], содержащее D-триггер, инверсный выход которого соединен с выходной шиной, и четное число элементов НЕ, а также дополнительный D-триггер и элемент И с шиной управления режимом работы. К недостаткам такого устройства следует отнести необходимость дополнительной установки внешнего ключа, позволяющего управлять работой устройства при импульсном управляющем сигнале.

В качестве прототипа принято устройство, описанное в [2].

Целью настоящего изобретения является расширение функциональных возможностей, а именно возможность формирования сигнала заданной длительности при импульсном управляющем входном сигнале.

Поставленная цель достигается тем, что в устройство дополнительно введены линия задержки, диод и элемент ИЛИ для управления триггером.

Сущность изобретения поясняется чертежом, где приведена схема таймера.

Вход Вх устройства /фиг. 1/ соединен с первым входом двухвходового элемента ИЛИ 1, выход которого соединен с первым входом двухвходового элемента И 2, выход которого соединен с входом D однотактного D-триггера 3, соединенного через линию задержки 4 с синхровходом C. Прямой выход Q D-триггера 3 соединен со вторым входом элемента ИЛИ 1, выходом Вых устройства и анодом диода 5, катод которого соединен с резистором R, соединенным с конденсатором C, вторая сторона которого соединена с общим минусом источника питания, и входом элемента НЕ 6, выход которого соединен со вторым входом элемента И 2. Емкость конденсатора С и сопротивление резистора R выбираются из условия обеспечения заданной выдержки времени. Резистор R может быть переменным для настройки выдержки времени.

Использование линии задержки, диода и элемента ИЛИ для управления триггером в источниках не обнаружено.

Устройство работает следующим образом. В исходном состоянии D-триггер находится в выключенном состоянии /нулевое состояние прямого выхода и единичное инверсного/, а конденсатор C разряжен. На выходе элемента НЕ 6 существует единичный сигнал. На выходе Вых устройства сигнал отсутствует. При поступлении кратковременного управляющего /включающего/ сигнала на вход Вх устройства он поступает на первый вход элемента ИЛИ 1 и с его выхода на первый вход элемента И 2, с выхода которого он поступает на вход D триггера 3, а через линию задержки 4 на его вход C. Триггер включается в единичное состояние прямого выхода Q и нулевое инверсного выхода Q и блокируется в этом состоянии. Единичный сигнал с прямого выхода Q поступает на выход Вых устройства и на диод 5. Начинается процесс зарядки конденсатора C через резистор R и отсчета времени выдержки сигнала на выходе Вых устройства. После окончания управляющего сигнала включенное состояние триггера 3 поддерживается подачей единичного сигнала с его прямого выхода Q на второй вход элемента ИЛИ 1 и через элемент И 2 на вход D триггера. После зарядки конденсатора C до уровня единичного сигнала и после инвертирования элемента НЕ 6 нулевой сигнал поступает на второй вход элемента И 2 и вход D триггера 3. Триггер 3 выключается, на его прямом выходе Q появляется нулевой сигнал. Выходной сигнал на выходе Вых устройства заканчивается.

Диод 5 необходим для исключения тока разрядки конденсатора на нагрузку, искажающего длительность выходного сигнала.

Литература

1. Бирюков С. А. Цифровые устройства на интегральных микросхемах. М.: Радио и связь, стр. 73, рис. 103.

2. Авторское свидетельство СССР N 1718368, кл. H 03 K 5/01, 1992 г.