регистр сдвига

Формула изобретения

Регистр сдвига, содержащий n D-триггеров, инвертор и n-разрядный двухканальный мультиплексор, причем тактовая шина регистра соединена с входом инвертора и первым управляющим входом мультиплексора, второй управляющий вход которого соединен с выходом инвертора, выходная шина регистра соединена с прямым выходом n-го D-триггера, вход первого разряда второго канала мультиплексора соединен с входной шиной регистра, входы с второго по n-й разрядов второго канала мультиплексора соединены с первого по (n - 1)-й прямыми выходами D-триггеров соответственно, отличающийся тем, что в него введены n RC-элементов, каждый D-триггер выполнен в виде тактируемого одноступенчатого D-триггера, тактовая шина регистра соединена с тактовыми входами D-триггеров, выходы n разрядов мультиплексора через соответствующие RC-элементы соединены с информационными входами соответствующих D-триггеров, прямые выходы которых соединены с входами соответствующих разрядов первого канала мультиплексора.

Описание изобретения к патенту

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех.

Известен регистр сдвига (Основы импульсной и цифровой техники / Учебное пособие для вузов. - М.: Сов. радио, 1975, с. 389, рис.14.33), содержащий n J-K-триггеров, две шины управления, выходную шину и тактовую шину, соединенную с тактовыми входами триггеров. J и K-входы триггера первого разряда соединены соответственно с первой и второй шинами управления. J и К-входы триггера каждого из последующих разрядов соединены соответственно с прямым и инверсным выходами триггера соответствующего предыдущего разряда. Прямой выход триггера n-го разряда соединен с выходной шиной.

Недостатком данного регистра сдвига является низкая помехоустойчивость, определяемая помехоустойчивостью J - К-триггеров.

Известен регистр сдвига (Проектирование радиоэлектронных устройств на интегральных микросхемах / Под ред. С.Я. Шаца. -М.: Сов. Радио, 1976, с. 258, рис.5.84), который является прототипом и содержит n D-триггеров, тактовые входы которых объединены и соединены с тактовой шиной. Информационный вход первого D-триггера соединен со входной шиной, информационные входы которого - n-го D-триггеров соединены с прямыми выходами соответственно первого - (n-1)-го D-триггера. Прямой выход n-го D-триггера соединен с выходной шиной.

Недостатком данного регистра сдвига является низкая помехоустойчивость, определяемая помехоустойчивостью D-триггеров.

Достигаемым техническим результатом является повышение помехоустойчивости регистра сдвига.

Указанный технический результат достигается тем, что в регистр сдвига, содержащий n D-триггеров, входную шину, тактовую шину, соединенную с тактовыми входами D-триггеров, выходную шину, соединенную с прямым выходом n-го D-триггера, введены двухканальный n-разрядный мультиплексор, n RC-элементов и инвертор, вход которого соединен с тактовой шиной, выход - с первым управляющим входом мультиплексора, второй управляющий вход которого соединен с тактовой шиной, входы первого канала разрядов соединены с прямыми выходами соответствующих D-триггеров, вход второго канала первого разряда соединен со входной шиной, входы второго канала второго - n-го разрядов соединены с прямыми выходами соответственно первого - (n-1)-го D-триггеров, а выходы разрядов через соответствующие RC-элементы соединены с информационными входами соответствующих D-триггеров, каждый из которых выполнен в виде тактируемого уровнем одноступенчатого D-триггера.

Указанная совокупность признаков позволяет повысить помехоустойчивость регистра сдвига за счет организации порогового контроля по длительности символов вводимой и сдвигаемой информации на входах разрядов регистра и импульсов сдвига, а также хранение текущих состояний регистра в тактируемых уровнем D-триггерах и конденсаторах RC-элементов с поддержанием состояний последних с помощью цепей обратной связи.

На чертеже приведена схема регистра сдвига в четырехразрядном исполнении (n=4).

Регистр сдвига содержит четыре D-триггера 1...4, двухканальный четырехразрядный мультиплексор 5, RC-элементы 6...9 и инвертор 10. Вход инвертора 10 соединен с тактовой шиной 11 и с тактовыми входами D-триггеров 1...4. Выход инвертора 10 соединен с первым управляющим входом мультиплексора 5, второй управляющий вход которого соединен с тактовой шиной 11. Входы первого канала разрядов мультиплексора 5 соединены с прямыми выходами соответствующих D-триггеров 1....4. Вход первого разряда второго канала мультиплексора 5 соединен со входной шиной 12, входы второго канала второго, третьего и четвертого разрядов соединены с прямыми выходами D-триггеров 1, 2 и 3 соответственно. Выходы первого - четвертого разрядов мультиплексора 5 через соответствующие RC-элементы 6...9 соединены с информационными входами D-триггеров 1...4 соответственно. Прямой выход D-триггера 4 соединен с выходной шиной 13.

Первый (младший) разряд регистра сдвига состоит из D-триггера 1, первых каналов (входы XI, УI), мультиплексора 5 и RC-элемента 6, четвертый (старший) разряд - из D-триггера 4, четвертого канала (входы Х4, У4) мультиплексора 5 и RC-элемента 9. Входом регистра сдвига является вход УI первого канала мультиплексора 5, а выходом - выход D-триггера 4.

D-триггеры 1...4 представляют собой тактируемые уровнем одноступенчатые D-триггеры, при этом запись информации в них для приведенной на чертеже их реализации проходит при низком уровне сигнала на тактовом входе 11 регистра сдвига.

RC-элементы 6...9 выполнены по одинаковой схеме, приведенной на чертеже, и содержат два резистора (14, 15) и конденсатор (16). Требуемый уровень помехоустойчивости регистра сдвига устанавливается выбором постоянной заряда (разряда) конденсатора 16 RC-элементов 6...9 через резистор 15. Резистор 15 указанных RC-элементов не является обязательным элементом последних: наличие этого резистора обязательно лишь при необходимости защиты информационных входов D-триггеров 1...4 по входному току (например, при выключении питания) в случаях реализации регистра сдвига на базе интегральных микросхем, изготовленных по КМОП-технологии.

Работает помехоустойчивый регистр памяти следующим образом.

В исходном состоянии на тактовой шине 11 имеет место уровень логического 0, на входной шине 12 - уровень логического 0, на первом управляющем входе (Vx) мультиплексора 5 - уровень логического 0, на втором (Vy) - логической 1. Конденсаторы 16 RC-элементов 6...9 разряжены, D-триггеры 1...4 находятся в исходном нулевом состоянии, поэтому на их прямых выходах уровни логического 0, которые при указанной выше комбинации сигналов на управляющих входах мультиплексора 5 через входы первого канала (X1... X4) последнего проходят на его выходы (точнее, при этом на выходах мультиплексора 5 активно формируются уровни сигналов - логические 1 или 0, соответствующие сигналам на входах его первого канала). Следовательно, на входах RC-элементов 6...9 присутствуют уровни логического 0, чем поддерживается разряженные состояния конденсаторов RC-элементов 6...9. Такое исходное состояние регистра сдвига сохраняется до подачи на входную шину 12 и тактовую шину 11 необходимых для работы сигналов.

В указанное исходное состояние регистр сдвига устанавливается автоматически при включении питания, и происходит это следующим образом.

В выключенном состоянии конденсаторы 16 RC-элементов 9...12 разряжены, и при включении питания логический 0 (низкий уровень сигнала) с этих конденсаторов записывается в D-триггеры 1...4, поскольку последние управляются низким уровнем сигнала на тактовой шине 11. Уровни логического 0 с выходов указанных триггеров поступают на входы первого канала (X1...X4) мультиплексора 5, и поскольку на первом управляющем входе мультиплексора 5 имеет место уровень логической 1, на втором - логического 0 (так как на тактовой шине 11 поддерживается уровень логического 0), эти уровни логического 0 проходят на его выходы. Эти уровни логического 0 поддерживают разряженное состояние конденсаторов 16 RC-элементов 6...9, следовательно, на информационных входах D-триггеров 1...4 и на их выходах также поддерживаются уровни логического 0. Таким образом, регистр сдвига сам себя поддерживает в исходном состоянии благодаря образованию замкнутых цепей: выходы RC-элементов - информационные входы и выходы D-триггеров 1...4 - входы первого канала (X1.. .X4) и выходы мультиплексора 5 - входы RC-элементов 6...9.

В указанное исходное состояние регистр сдвига может быть установлен также путем подачи не менее четырех импульсов сдвига (с уровнем логической 1) по тактовой шине при условии поддержания уровня логического 0 на входной шине 12.

Рассмотрим работу регистра сдвига в режиме сдвига информации, поступающей по входной шине 12. Предположим, что необходимо записать логическую 1 в четвертый (старший) и второй разряды регистра сдвига, т.е. ввести в регистр двоичный код числа 11-1011 (здесь и далее в тексте старший разряд кодов - слева).

Ввод кодов в регистр сдвига начинается со старшего разряда, поэтому сначала на входную шину 12 подается уровень логической 1. Далее на тактовую шину 11 подается первый импульс сдвига. При этом на импульс сдвига D-триггеры не реагируют и сохраняют свое исходное нулевое состояние до окончания этого импульса, независимо от уровней сигналов на информационных входах. В течение импульса сдвига к первому управляющему входу мультиплексора 5 оказывается приложенным уровень логического 0, а к второму - уровень логической 1. При такой комбинации сигналов на управляющих входах на выходы мультиплексора 5 проходят уровни сигналов со входов его второго канала (У1...У4), т.е. на вход RC-элемента 6 подается уровень логической 1 со входной шины 12 через вход У1, а на входы RC-элементов 7...9 - уровни логического 0 с выходов D-триггеров 1...3 соответственно через входы У2...У4. В результате начинается заряд конденсатора 16 RC-элемента 6, а конденсаторы 16 RC-элементов 7...9 сохраняют свое разряженное состояние. Постоянные заряда (и разряда) RC-элементов 6...9 одинаковы и выбираются с учетом требуемого уровня помехоустойчивости регистра сдвига таким образом, чтобы указанные конденсаторы до окончания импульса сдвига успели зарядиться с уровня логического 0 до уровня логической 1 (или разрядиться с уровня логической 1 до уровня логического 0).

После окончания импульса сдвига на тактовой шине устанавливается уровень логического 0, что приводит к записи в D-триггеры 1. ..4 информации, "запомненной" конденсаторами 16 RC-элементов 6. . . 9 в течение импульса сдвига. В нашем случае в D-триггер 1 запишется логическая 1, а остальные D-триггеры сохранят свое нулевое состояние. Уровень логической 1 с выхода D-триггера 1 поступает на вход первого разряда (X1) первого канала мультиплексора 5, а уровни логического 0 с выходов D-триггеров 2...4 поступают соответственно на входы второго - четвертого разрядов (X2...X4) первого канала мультиплексора 5. Поскольку после окончания импульса сдвига на первом управляющем входе мультиплексора 5 восстанавливается исходный уровень логической 1, а на втором - уровень логического 0, на выходы его проходят уровни сигналов, имеющиеся на входах первого канала. В нашем случае на вход RC-элемента 6 - поступает уровень логической 1, а на входы остальных RC-элементов - уровни логического 0, чем поддерживаются новые состояния конденсаторов 16 RC-элементов 6...9, "запомненные" ими в течение импульса сдвига. Таким образом, новое состояние (0001) регистра сдвига, в котором он оказался после первого импульса сдвига, само себя поддерживает благодаря восстановлению замкнутых цепей: выходы RC-элементов 6...9 - информационные входы и выходы D-триггеров 1. . . 4 - входы первого канала (X1....X4) и выходы мультиплексора 5 - входы RC-элементов 6...9.

Для ввода символа третьего разряда рассматриваемого кода (логического 0) и сдвига уже введенного первым символа четвертого разряда кода на входной шине 12 поддерживается уровень логического 0 и подается по тактовой шине 11 второй импульс сдвига. При этом в течение импульса сдвига D-триггеры 1...4 опять становятся невосприимчивыми к уровням сигналов на своих информационных входах и сохраняют свои предыдущие состояния. В течение импульса сдвига на первом управляющем входе мультиплексора 5 присутствует уровень логического 0, на втором - логической 1. Поэтому на вход RC-элемента 6 через вход У1 канала мультиплексора 5 проходит уровень логического 0 со входной шины 12. Одновременно на вход RC-элемента 7 через вход У2 второго канала мультиплексора 5 проходит уровень логической 1 с выхода D-триггера 1, а на входы RC-элементов 8, 9 через входы У3, У4 мультиплексора 5 проходят уровни логического 0 с выходов D-триггеров 2, 3 соответственно. При этом начинается разряд конденсатора 16 RC-элемента 6, заряд конденсатора 16 RC-элемента 7, а конденсаторы 16 RC-элементов 7, 8 сохраняют свое разряженное состояние. До окончания второго импульса сдвига конденсатор 16 RC-элемента успевает разрядиться до уровня логического 0, а конденсатор 16 RC-элемента 7 успевает зарядиться до уровня логической 1.

После окончания второго импульса сдвига на тактовой шине 11 восстанавливаются исходный уровень логического 0, на первом и втором управляющих входах мультиплексора 5 - соответственно уровни логической 1 и логического 0. В D-триггеры 1...4 записывается новая информация, "запомненная" конденсаторами 16 RC-элементов 6...9 в течение второго импульса сдвига. С выходов D-триггеров код нового (промежуточного) состояния через входы первого канала мультиплексора 5 поступает на RC-элементы 6...9, чем обеспечивается сохранение нового состояния конденсаторов 16 RC-элементов 6...9 и D-триггеров 1... 4. Таким образом, после окончания второго импульса сдвига новое состояние регистра сдвига (0010) само себя поддерживает благодаря восстановлению замкнутых цепей: выходы RC-элеменов 6...9 - информационные входы и выходы D-триггеров - входы первого канала и выходы мультиплексора 5 - входы RC-элементов 6...9.

Для ввода символа второго разряда рассматриваемого кода (логической 1) и сдвига уже введенных символов (1 и 0) четвертого и третьего разрядов кода на входной шине поддерживается уровень логической 1 и подается по тактовой шине 11 третий импульс сдвига. При этом в течение импульса сдвига, как и при вводе символов четвертого и третьего разрядов рассматриваемого кода, D-триггеры сохраняют свои предыдущие промежуточные состояния и невосприимчивы к уровням сигналов на своих информационных входах, а в это время конденсаторы RC-элементов 6. . . 9 запоминают новое промежуточное состояние регистра сдвига. А после окончания третьего импульса сдвига новое промежуточное состояние регистра само себя поддерживает, как и в предыдущих тактах ввода кода, благодаря восстановлению указанных выше замкнутых цепей.

Для ввода символа первого (младшего) разряда рассматриваемого кода (логической 1) и сдвига уже введенных в регистр символов кода на входной шине 12 снова устанавливается уровень логической 1, а по тактовой шине 11 подается четвертый импульс сдвига. Ввод данного символа кода и сдвиг ранее введенных его символов происходит аналогично предыдущим тактам ввода и сдвига информации.

Таким образом, полностью ввод информации со входной шины 12 и сдвиг имеющейся информации в регистре сдвига осуществляются за n тактов, где n - количество разрядов регистра сдвига. При этом вводимый символ кода и сдвигаемые символы и импульсы сдвига сначала анализируются по длительности путем записи в конденсаторы RC-элементов, а после окончания импульса сдвига новое состояние регистра переписывается в D-триггеры 1...4, и новое состояние регистра сдвига само себя поддерживает по замкнутым цепям: RC-элементы 6...9 - информационные входы и входы D-триггеров 1...4 - входы первого канала и выходы мультиплексора 5 - RC-элементы 6...9.

Если импульс сдвига на тактовой шине 11 окажется короче требуемого (или помехой), то в течение такого короткого импульса (или помехи) конденсаторы RC-элементов 6...9 не успевают перезарядиться, и после окончания такого короткого импульса (или помехи) регистр сдвига сохраняет свое предыдущее достояние, т.е. ложного ввода и сдвига информации не будет.

Если после поступления очередного импульса сдвига по тактовой шине 11 на входной шине 12 на короткое время (недостаточное для перезаряда конденсатора 16 RC-элемента 6) исказится информация (например, из-за помехи), то после окончания импульса сдвига регистр сдвига введет информацию со входной шины 12 и сдвинет ранее введенную информацию без искажения.

Поскольку при вводе информации со входной шины 13 и сдвиге имеющейся информации каждое промежуточное состояние импульса сдвига сначала записывается в конденсаторы 16 RC-элементов, после окончания импульсов сдвига - в тактируемые уровнем D-триггеры 1...4, а после этого (до поступления следующего импульса сдвига) промежуточное состояние регистра сдвига поддерживает само себя благодаря наличию упомянутых выше замкнутых цепей обратной связи, регистр сдвига стоек и к возможным помехам в цепях питания и кратковременным сбоям в работе полупроводниковых элементов, входящих в его состав, при воздействии и монизирующих излучений.

В целях подтверждения осуществляемости заявляемого объекта и достигнутого технического результата в институте был изготовлен и испытан в нормальных условиях и в диапазоне температур окружающей среды от -50^oC до +50^oC лабораторный макет, выполненный по схеме, приведенный на чертеже, на базе микросхем серии 564 и дискретных конденсаторов и резисторов. Проведенные испытания показали осуществимость заявляемого помехоустойчивого регистра сдвига и подтвердили его практическую ценность.