полевой транзистор на гетероструктуре

Классы МПК:H01L29/772 полевые транзисторы
Автор(ы):, ,
Патентообладатель(и):Государственное научно-производственное предприятие "Исток"
Приоритеты:
подача заявки:
1993-03-10
публикация патента:

Использование: электронная техника. Сущность изобретения: изобретение обеспечивает улучшение линейности характеристик устройств на гетероструктурных полевых транзисторах и снижение модуляционных шумов этих устройств. В полевом транзисторе на гетероструктуре часть слоя полупроводникового материала, расположенная на расстоянии от затвора, превышающем 30 нм, выполнена с концентрацией легирующей примеси большей 3полевой транзистор на гетероструктуре, патент № 20939241017 см-3 и поверхностной плотностью этой примеси большей 1012 см-2, а слой полупроводникового материала между упомянутой частью и затвором выполнен со средней концентрацией примеси полевой транзистор на гетероструктуре, патент № 2093924 3полевой транзистор на гетероструктуре, патент № 20939241017 см-3. 5 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5

Формула изобретения

Полевой транзистор на гетероструктуре, содержащий высокоомную подложку и по крайней мере один слой широкозонного и один слой ускозонного полупроводниковых материалов с согласованными или несогласованными кристаллическими решетками, а также исток, затвор и сток, расположенные на наружной поверхности полупроводникового материала, отличающийся тем, что часть слоя полупроводникового материала, расположенная на расстоянии от затвора, превышающем 30 нм, выполнена с концентрацией легирующей примеси большей 3 полевой транзистор на гетероструктуре, патент № 2093924 1017 см-3 и поверхностной плотностью этой примеси большей 1012 см-2, а средняя концентрация легирующей примеси между упомянутой частью слоя полупроводникового материала и затвором не превышает 3 полевой транзистор на гетероструктуре, патент № 2093924 1017 см-3.

Описание изобретения к патенту

Изобретение относится к электронной технике, а именно к полевым транзисторам на гетероструктурах с селективным легированием (ПТ ГСЛ).

Известен ПТ ГСЛ, состоящий из высокоомной подложки, двух или более чередующихся слоев широкозонного и узкозонного материалов с согласованными (изоморфными) или несогласованными (псевдоморфными) кристаллическими решетками. На наружной поверхности полупроводниковой гетероструктуры расположены исток, сток и затвор. Последний образует с полупроводником барьер Шотки [1] (фиг. 1). Слой узкозонного материала не легирован, слой широкозонного материала легирован сильно (с концентрацией примеси полевой транзистор на гетероструктуре, патент № 2093924 1018 см-3) с однородным распределением примеси по толщине слоя. Между сильнолегированным широкозонным и нелегированным узкозонным материалами расположен тонкий полевой транзистор на гетероструктуре, патент № 2093924 1,0 5,0 нм слой чистого широкозонного материала (спейсер). Электроны, стремясь занять положение с минимальной потенциальной энергией, переходят с примесных атомов широкозонного полупроводника в узкозонный, образуя у границы гетероперехода потенциальную яму с двумерным электронным газом. Для увеличения крутизны расстояние между затвором и двумерным электронным газом (границей гетероперехода) делают минимальным (не более 40 нм). Такой транзистор обладает низким уровнем шума на сверхвысоких частотах (СВЧ) и широко используется для создания малошумящих усилителей и ряда других СВЧ-устройств [1]

Одним из недостатков ПТ ГСЛ с однородным профилем легирования широкозонного материала является сильная зависимость крутизны (gm) и входной емкости (Cиз) от напряжения смещения на затворе (Uиз) [1] приводящая к зависимости коэффициента усиления от амплитуды СВЧ-сигнала, что ухудшает характеристики (коэффициент усиления, линейность) СВЧ-усилителей и других СВЧ -устройств.

Другим существенным недостатком известных ПТ ГСЛ является высокий уровень низкочастотного (НЧ) шума (на частотах ниже 1 МГц), ограничивающий их применение в СВЧ-генераторах и ряде других устройств, в которых он приводит к высокому уровню модуляционных, в том числе фазовых шумов.

Известен ПТ ГСЛ с неоднородным профилем легирования, принятый нами за прототип [2] В нем для увеличения поверхностной плотности электронов в потенциальной яме узкая часть широкозонного материала толщиной полевой транзистор на гетероструктуре, патент № 2093924 1 нм легирована до концентрации полевой транзистор на гетероструктуре, патент № 2093924 1019 см-3 (так называемый ПТ ГСЛ с полевой транзистор на гетероструктуре, патент № 2093924- легированием). Однако в прототипе не реализован оптимальный профиль легирования активного слоя, обеспечивающий минимизацию зависимости входной емкости от напряжения Uиз и влияния флуктуаций концентрации и подвижности носителей тока в канале на параметры эквивалентной системы ПТ ГСЛ крутизну, входную и проходную емкость и др.

Техническим результатом от реализации изобретения будет улучшение линейности характеристик устройств на ПТ ГСЛ путем уменьшения входной емкости от напряжения на затворе и снижения модуляционных шумов СВЧ-устройств на ПТ ГСЛ путем уменьшения влияния флуктуаций концентрации и подвижности носителей тока в канале на параметры эквивалентной схемы ПТ ГСЛ.

Эти результаты достигаются тем, что в известной конструкции гетероструктурного полевого транзистора с селективным легированием, содержащей высокоомную подложку и по крайней мере один слой широкозонного и один слой узкозонного полупроводниковых материалов с согласованными и несогласованными кристаллическими решетками, а также исток, затвор и сток, расположенные на наружной поверхности полупроводникового материала, часть слоя полупроводникового материала, расположенная на расстоянии от затвора, превышающем 30 нм, выполнена с концентрацией легирующей примеси, большей 3полевой транзистор на гетероструктуре, патент № 20939241017 см-3, и поверхностной плотностью этой примеси, большей 1012 см-2 (под поверхностной плотностью подразумевается количество легирующей примеси во всей толщине слоя, приходящееся на единицу поверхности и определяемое выражением: полевой транзистор на гетероструктуре, патент № 2093924 где N(y) зависимость концентрации легирующей примеси от расстояния до поверхности, a, b границы слоя [3]), а средняя концентрация легирующей примеси между упомянутой частью слоя полупроводникового материала и затвором не превышает 3полевой транзистор на гетероструктуре, патент № 20939241017 см-3.

Выполнение слоя полупроводника между узкозонным материалом и затвором с предлагаемым профилем легирования (см. например, фиг.2) при определенных напряжениях на затворе обеспечивает существенное уменьшение зависимости крутизны и входной емкости по сравнению с прототипом, что обеспечивает улучшение линейности устройств на таких ПТ ГСЛ и приводит к снижению в них модуляционных шумов, основным источником которых является нелинейность входной емкости.

Изобретение поясняется чертежами.

На фиг. 1 дано схематическое изображение одного из вариантов выполнения полевого транзистора на гетероструктуре с селективным легированием, где показаны высокоомная подложка 1, нелегированный узкозонный материал 2, нелегированный широкозонный материал (спейсер) 3, сильнолегированный широкозонный материал 4, исток 5, затвор 6, сток 7.

На фиг.2 дан один из возможных профилей легирования предлагаемого транзистора, где ND концентрация доноров в активном слое, y -расстояние до поверхности.

На фиг.3 дана расчетная зависимость входной емкости Cиз (____) и крутизны gm (- - - -) от напряжения смещения на затворе Uиз для Al0,3Ga0,7As/GaAs ПТ ГСЛ с оптимизированными согласно перечисленным требованиям профилями легирования с длинами затвора L 0,5 мкм (кривая 1), 2 L 0,3 мкм (кривая 2), и ПТ ГСЛ с однородно легированным широкозонным материалом и длиной затвора L 0,5 мкм (кривая 3).

На фиг. 4 дана расчетная зависимость входной емкости Cиз (____) и крутизны gm (- - - -) от напряжения смещения на затворе Uиз для Al0,2Ga0,8As/In0,15Ga0,85As/GaAs ПТ ГСЛ с оптимизированными, согласно перечисленным требованиям, профилями легирования широкозонного материала при длине затвора L 0,3 мкм.

На фиг. 5 дан пример конкретной структуры ПТ ГСЛ, удовлетворяющей перечисленным выше требованиям. Высокоомная подложка (i-GaAs) 1, нелегированный GaAs 2, нелегированный Al0,3Ga0,7As 3, сильнолегированный слой Al0,3Ga0,7As с концентрацией доноров 1018 см-3 4, слой Al0,3Ga0,7As, легированный до ND 2полевой транзистор на гетероструктуре, патент № 20939241017 см-3 5, исток 6, затвор 7, сток - 8.

Пример. Как пример конкретного исполнения ПТ ГСЛ, согласно перечисленным выше требованиям, можно предложить следующую конструкцию транзистора фиг.5, имеющую параметры гетероструктуры: полуизолирующая подложка из i-GaAs 1, нелегированный GaAs с концентрацией остаточных примесей Np полевой транзистор на гетероструктуре, патент № 2093924 1015 см-3 2, нелегированный Al0,3Ga0,7As с концентрацией примеси <10 см-3 толщиной 3 нм 3, сильнолегированный слой Al0,3Ga0,7As с концентрацией доноров 1018 см-3 толщиной 15 нм 4, слой Al0,3Ga0,7As, легированный до ND 2полевой транзистор на гетероструктуре, патент № 20939241017 см-3 толщиной 50 нм 5, исток 6, затвор 7, сток 8.

Класс H01L29/772 полевые транзисторы

способ получения циклопропановых производных фуллеренов, применение органических производных фуллеренов в качестве материалов для электронных полупроводниковых устройств, органического полевого транзистора, органической фотовольтаической ячейки, органический полевой транзистор и органическая фотовольтаическая ячейка -  патент 2519782 (20.06.2014)
мощный транзистор свч -  патент 2519055 (10.06.2014)
мощный транзистор свч с многослойной эпитаксиальной структурой -  патент 2519054 (10.06.2014)
полупроводниковый прибор с отрицательным сопротивлением (варианты) -  патент 2513644 (20.04.2014)
полупроводниковый прибор и способ его изготовления -  патент 2507634 (20.02.2014)
вертикальный полевой транзистор -  патент 2402105 (20.10.2010)
транзистор с ограничением тока и способ его изготовления -  патент 2370855 (20.10.2009)
полупроводниковая гетероструктура полевого транзистора -  патент 2316076 (27.01.2008)
полевой транзистор -  патент 2222845 (27.01.2004)
полевой транзистор -  патент 2189665 (20.09.2002)
Наверх