вычислительное устройство по модулю три

Формула изобретения

Вычислительное устройство по модулю три, содержащее мажоритарный элемент и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход каждого из которых соединен с соответствующим выходом устройства, а первый вход соединен с выходом мажоритарного элемента, входы мажоритарного элемента с первого по четвертый соединены соответственно с входами первого и второго разрядов первого операнда устройства и с входами первого и второго разрядов второго операнда устройства, отличающееся тем, что содержит восемь элементов И, выходы с первого по четвертый которых соединены соответственно с входами с второго по пятый первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И с пятого по восьмой соединены соответственно с входами с второго по пятый второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы мажоритарного элемента с пятого по восьмой соединены соответственно с входами первого и второго разрядов третьего операнда устройства и с входами первого и второго разрядов четвертого операнда устройства, вход первого разряда первого операнда устройства соединен с первыми входами первого и седьмого элементов И, вход первого разряда второго операнда устройства соединен с вторым входом первого элемента И и с первым входом восьмого элемента И, вход первого разряда третьего операнда устройства соединен с первыми входами второго и пятого элементов И, вход первого разряда четвертого операнда устройства соединен с вторым входом второго элемента И и с первым входом шестого элемента И, вход второго разряда первого операнда устройства соединен с первым входом третьего элемента И и с вторым входом восьмого элемента И, вход второго разряда второго операнда устройства соединен с вторыми входами третьего и седьмого элементов И, вход второго разряда третьего операнда устройства соединен с первым входом четвертого элемента И и с вторым входом шестого элемента И, вход второго разряда четвертого операнда устройства соединен с вторыми входами четвертого и пятого элементов И.

Описание изобретения к патенту

Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.

Известно устройство для вычисления суммы произведений, содержащее накапливающий сумматор, регистры множимых и множителей, три группы элементов И, группу элементов ИЛИ, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифратор, три комбинационных сумматора и два элемента задержки на один такт [1]

Недостатком устройства для вычисления суммы произведений является высокая конструктивная сложность при выполнении операции сложения произведений по модулю три.

Наиболее близким по конструкции техническим решением к предлагаемому является сумматор по модулю три, содержащий мажоритарный элемент, два элемента ИЛИ, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода [2]

Недостатком известного сумматора по модулю три являются ограниченные функциональные возможности, поскольку он не реализует операцию сложения произведений по модулю три.

Вычислительное устройство по модулю три содержит мажоритарный элемент с порогом четыре, восемь элементов И и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Выход каждого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с соответствующим выходом устройства, а первый вход соединен с выходом мажоритарного элемента. Входы мажоритарного элемента с первого по четвертый соединены, соответственно, с входами первого и второго разрядов первого операнда устройства и с входами первого и второго разрядов второго операнда устройства. Выходы элементов И с первого по четвертый соединены, соответственно, с входами со второго по пятый первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И с пятого по восьмой соединены, соответственно, с входами со второго по пятый второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Входы мажоритарного элемента с пятого по восьмой соединены, соответственно, с входами первого и второго разрядов третьего операнда устройства и с входами первого и второго разрядов четвертого операнда устройства. Вход первого разряда первого операнда устройства соединен с первыми входами первого и седьмого элементов И. Вход первого разряда второго операнда устройства соединен со вторым входом первого элемента И и с первым входом восьмого элемента И. Вход первого разряда третьего операнда устройства соединен с первыми входами второго и пятого элементов И. Вход первого разряда четвертого операнда устройства соединен со вторым входом второго элемента И и с первым входом шестого элемента И. Вход второго разряда первого операнда устройства соединен с первым входом третьего элемента И и со вторым входом восьмого элемента И. Вход второго разряда второго операнда устройства соединен со вторыми входами третьего и седьмого элементов И. Вход второго разряда третьего операнда устройства соединен с первым входом четвертого элемента И и со вторым входом шестого элемента И. Вход второго разряда четвертого операнда устройства соединен со вторыми входами четвертого и пятого элементов И.

На чертеже представлена схема вычислительного устройства по модулю три.

Устройство содержит восемь элементов И 1.8, мажоритарный элемент с порогом четыре 9, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и 11, входы младших разрядов 12, 13, 14 и 15, соответственно, первого, второго, третьего и четвертого операндов, выходы младшего 20 и старшего 21 разрядов результата.

Вычислительное устройство по модулю три работает следующим образом.

На входы 12 и 16 устройства поступают соответственно младший a₁ и старший a₂ разряды первого операнда A 2a₂+а₁, на входы 13 и 17 устройства поступают, соответственно, младший b₁ и старший b₂ разряды второго операнда B 2b₂+b₁, на входы 14 и 18 устройства поступают, соответственно, младший c₁ и старший c₂ разряды третьего операнда C 2c₂+c₁, на входы 15 и 19 устройства поступают, соответственно, младший d₁ и старший d₂ разряды четвертого операнда D 2d₂+d₁, где a₁, b₁, c₁, d₁, a₂, b₂, c₂, d₂ 0, 1} и A, B, C, D e0, 1, 2}

На выходах 20 и 21 формируется двухразрядный двоичный код результата S 2s₂+s₁ операции сложения произведений AB и CD по модулю три, где s₁, s₂ e 0, 1} и S e0, 1, 2} На выходе 20 реализуется младший разряд s₁, а на выходе 21 старший разряд s₂ результата S AB + CD (mod 3).

Работа вычислительного устройства по модулю три описывается следующими соотношениями:



В таблице приведены значения реализуемых устройством функций s₁, s₂, зависящих от переменных a₁, b₁, c₁, d₁, a₂, b₂, c₂, d₂.

Достоинствами вычислительного устройства по модулю три являются широкие функциональные возможности, а также простая конструкция и высокое быстродействие. Так, его сложность по числу входов логических элементов равна 34, а быстродействие, определяемое глубиной схемы, составляет 2 где t - задержка на вентиль.