коммутатор

Формула изобретения

Коммутатор, содержащий первый элемент 2И ИЛИ, выход которого соединен с выходной шиной, первый вход с выходом первого элемента НЕ, второй элемент НЕ, первую и вторую шины тактовых импульсов, отличающийся тем, что в него введены второй, третий и четвертый элементы 2И ИЛИ, третий элемент НЕ, два счетчика импульсов, две шины управления и шина установки, причем первый вход первого элемента 2И ИЛИ соединен с первым входом второго элемента 2И ИЛИ, второй вход с первым входом третьего элемента 2И ИЛИ, вторым входом второго элемента 2И ИЛИ, первой шиной управления и входом второго элемента НЕ, выход которого соединен с третьим входом второго элемента 2И ИЛИ, вторым входом третьего элемента 2И ИЛИ и третьим входом первого элемента 2И ИЛИ, четвертый вход которого соединен с инверсным выходом первого счетчика импульсов, прямой выход которого соединен с третьим входом третьего элемента 2И ИЛИ, выход которого соединен с первым входом четвертого элемента 2И - ИЛИ, выход которого соединен с входом первого элемента НЕ, второй вход подключен к выходу третьего элемента НЕ, вход которого соединен с второй шиной управления и третьим входом четвертого элемента 2И ИЛИ, четвертый вход которого соединен с первой шиной тактовых импульсов, причем вторая шина тактовых импульсов соединена со счетным входом второго счетчика импульсов, вход сброса которого соединен с шиной установки и входом сброса первого счетчика импульсов, счетный вход которого соединен с выходом второго элемента 2И ИЛИ, четвертый вход которого соединен с инверсным выходом второго счетчика импульсов, прямой выход которого соединен с четвертым входом третьего элемента 2И ИЛИ.

Описание изобретения к патенту

Изобретение относится к импульсной технике, в частности к коммутаторам, и может найти применение в цифровых системах передачи.

Цель изобретения повышение помехоустойчивости, повышение быстродействия и повышение точности передачи коммутируемых тактовых импульсов.

На чертеже приведена электрическая функциональная схема устройства.

Коммутатор содержит первый элемент 2И-ИЛИ 1, выход которого соединен с выходной шиной 2, первый вход с выходом первого элемента НЕ 3, второй элемент НЕ 4, первую и вторую шины тактовых импульсов 5 и 6, второй, третий, четвертый элементы 2И-ИЛИ 7, 8, 9, третий элемент НЕ 10, два счетчика импульсов 11, 12, две шины управления 13, 14 и шину установки 15, причем первый вход первого элемента 2И-ИЛИ 1 соединен с первым входом второго элемента 2И-ИЛИ 7, второй вход с первым входом третьего элемента 2И-ИЛИ 8, со вторым входом второго элемента 2И-ИЛИ 7, с первой шиной управления 13 и входом второго элемента НЕ 4, выход которого соединен с третьим входом второго элемента 2И-ИЛИ 7, вторым входом третьего элемента 2И-ИЛИ 8 и с третьим входом первого элемента 2И-ИЛИ 1, четвертый вход которого соединен с инверсным выходом первого счетчика импульсов 11, прямой выход которого соединен с третьим входом третьего элемента 2И-ИЛИ 8, выход которого соединен с первым входом четвертого элемента 2И-ИЛИ 9, выход которого соединен со входом первого элемента НЕ 3, второй вход подключен к выходу третьего элемента НЕ 10, вход которого соединен с второй шиной управления 14 и с третьим входом четвертого элемента 2И-ИЛИ 9, четвертый вход которого соединен с первой шиной тактовых импульсов 5, причем вторая шина тактовых импульсов 6 соединена со счетным входом второго счетчика импульсов, вход сброса которого соединен с шиной установки 15 и входом сброса первого счетчика импульсов, счетный вход которого соединен с выходом второго элемента 2И-ИЛИ 7, четвертый вход которого соединен с инверсным выходом второго счетчика импульсов 12, прямой выход которого соединен с четвертым входом третьего элемента 2И-ИЛИ 8.

Работа предлагаемого коммутатора происходит следующим образом.

Предлагаемый коммутатор осуществляет коммутацию тактовых импульсов, поступающих по входным шинам 6 и 5 тактовых импульсов, с помощью сигналов, подаваемых на входную шину 13 управляющего сигнала и на входную шину 14 управляющего сигнала.

При подаче логического "0" на входную шину 14 управляющего сигнала пропускание тактовых импульсов входной шины 5 тактовых импульсов на выход элемента 2И-ИЛИ 1 запрещается. В этом случае при подаче логического "0" на входную шину 14 управляющего сигнала на выходе элемента НЕ 4 устанавливается уровень логической "1", который подается на элементы 2И-ИЛИ 1, 8 и 7. Логический "0" с входной шиной 4 управляющего сигнала, поступающий на элементы 2И-ИЛИ 1, 8 и 7 запрещает прохождение тактовых импульсов с выхода счетчика 12, с прямого выхода счетчика 11 и выхода счетчика 11 на выходную шину 2.

Тактовые импульсы с прямого выхода первого счетчика 12 поступают на элемент 2И-ИЛИ 8, в котором на тот же элемент И подается уровень логической единицы с элемента НЕ 4. Благодаря этому тактовые импульсы поступают на выход элемента 2И-ИЛИ 8 и проходят через элемент 2И-ИЛИ 7 и элемент НЕ 3 на элементы 2И-ИЛИ 1 и 7. В связи с тем, что на тот же элемент И элемента 2И-ИЛИ 7 подается уровень логической "1" с выхода элемента НЕ 4 тактовые импульсы поступают на выход элемента 2И-ИЛИ 7, с которого они подаются на счетный вход счетчика 11. На выходе счетчика 11 формируются тактовые импульсы, которые через элемент 2И-ИЛИ 1 проходят на выходную шину 2.

При подключении входной шины 13 управляющего сигнала к логической "1" разрешается прохождение тактовых импульсов с выхода счетчика 12 через элемент 2И-ИЛИ 7 на счетный вход счетчика 11. С прямого выхода счетчика 11 разрешается прохождение тактовых импульсов через 2И-ИЛИ 8 и 9 через элемент НЕ 3 и через элемент 2И-ИЛИ 1 на выходную шину 2.

При подключении входной шины 14 к логической "1" на выходе элемента НЕ 10 устанавливается уровень логического "0", который запрещает прохождение на выходную шину 2 тактовых импульсов с счетчика 12. В этом случае коммутируются тактовые импульсы, поступающие на входную шину 5 тактовых импульсов при логической "1" на входной шине 13 управляющего сигнала или тактовые импульсы с выхода счетчика 11 при логическом "0" на входной шине 13 управляющего сигнала.