элемент памяти

Классы МПК:G11C11/40 транзисторов
Автор(ы):, ,
Патентообладатель(и):Белорусская государственная политехническая академия (BY)
Приоритеты:
подача заявки:
1988-10-10
публикация патента:

Использование: в вычислительной технике, для построения репрограммирующих запоминающих устройств. Сущность изобретения: элемент памяти содержит полупроводниковое основание в виде монокристаллического слоя либо поликристаллического пленочного слоя, спаренные биполярные транзисторы с металлизацией, разделенные слоями изоляции, выводы записи, считывания, стирания и выводы источника питания. Пары биполярных структур размещены на торцовых сторонах полупроводникового основания, а по его длине последовательно расположены изоляционный слой и слой ферромагнитного материала, содержащий два полюсных наконечника. Биполярные транзисторы в парах соединены последовательно, эмиттеры нижних биполярных транзисторов пар соединены с корпусом, коллекторы верхних транзисторов пар соединены с источником питания, а базы верхних транзисторов каждой из пар посредством резисторов подключены к базам нижних транзисторов смежных пар. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

Элемент памяти, содержащий ферромагнитный накопитель, транзистор, выводы записи, считывания, стирания и вывод питания, отличающийся тем, что элемент выполнен в виде монолитной гибридно-пленочной конструкции, основание которой изготовлено из полупроводникового материала, с торцевых сторон основания послойно размещены пары биполярных транзисторов, а по его длине с обеих сторон последовательно расположены изоляционный слой и слой магнитотвердого ферромагнитного материала, содержащий два полюсных наконечника из магнитомягкого ферромагнитного материала, при этом эмиттеры контактирующих с полупроводниковым основанием внутренних транзисторов соединены с корпусом, базы крайних от полупроводникового основания транзисторов каждой из пар через резистивные слои подключены к базам внутренних транзисторов противоположных пар, коллекторы верхних транзисторных пар соединены с источником питания элемента.

Описание изобретения к патенту

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении репрограммирующих запоминающих устройств.

На фиг. 1 изображена конструкция элемента памяти; на фиг. 2 - электрическая схема включения его структурных элементов.

Элемент памяти состоит из полупроводникового основания (подложки) 1, биполярных транзисторов 2 и 3 левой пары с омическими контактами к эмиттеру 4, базе 5, коллектору 6 транзистора 2 и к эмиттеру 7 базе 8, коллектору 9 транзистора 3, биполярных транзисторов 10 и 11 правой пары с омическими контактами к эмиттеру 12, базе 13, коллектору 14 транзистора 10 и эмиттеру 15, базе 16, коллектору 17 транзистора 11. Омические контакты 6 и 14 к коллекторам транзисторов 2 и 10 являются одновременно омическими контактами к полупроводниковому основанию 1.

В соответствии с фиг. 2 эмиттеры транзисторов 2 и 10 с помощью металлизации в виде металлических пленочных слоев 18, разделенных слоями диэлектрика 19, непосредственно соединены между собой и с корпусом, коллектор 6 транзистора 2 соединен непосредственно с эмиттером 7 транзистора 3, а эмиттер 15 транзистора 11 соединен с коллектором 14 транзистора 10. Между коллекторами транзисторов 2 и 10 включено полупроводниковое основание 1, представляющее собой диагональ моста, состоящего из биполярных транзисторов 2, 3, 1, 11. База верхнего биполярного транзистора 3 левой пары соединена посредством резистора 20 с базой нижнего транзистора 10 правой пары, а база верхнего биполярного транзистора 11 правой пары соединена посредством резистора 21 с базой нижнего биполярного транзистора 2 левой пары. По длине подложки, по ее контуру расположен изоляционный слой 22, на котором сформирован слой ферромагнитного материала 23, содержащий два полюсных наконечника 24 и 25, а на перпендикулярных к полюсным наконечникам сторонах полупроводникового основания 1 расположены электроды считывания 26, один из которых соединен с общим выводом 27.

Элемент памяти также содержит вывод записи 28, вывод стирания 29 и вывод питания 30. Если уровень записанного в элементе памяти информационного сигнала (бита) ниже допустимого для конкретного типа логики, используется усилительный элемент 31, обеспечивающий повышение уровня записанной информации до требуемого значения. Этот элемент представляет усилитель постоянного тока на полевом транзисторе, реализованный по интегральной технологии.

Левая и правая пары контактирующих с полупроводниковым основанием 1 биполярных транзисторов 2, 3 и 10, 11, их металлизации и межслойная изоляция реализованы по стандартной гибридной и твердотельной технологии со стандартной топологией, толщинами пленок, со стандартными размерами активных и пассивных элементов. Изоляционный слой 22 формируется по всей длине полупроводникового основания 1 и обладает толщиной, достаточной для электрической изоляции полюсных наконечников 24 и 25 от находящихся под напряжением токопроводящих участков металлизации. Оптимальная их толщина составляет 1-5 мкм. Слой ферромагнитного материала 23 выполнен из магнитотвердого материала, например типа альни, либо ферритов с прямоугольной петлей гистерезиса (никель-цинковые ферриты марки 1,5 Вт, 1,3 Вт, 2 Вт), а полюсные наконечники 24, 25 из магнитомягкого материала, например пермаллоя, магнитомягких марганец-цинковых ферритов 1500 нм, причем их толщина, как показали результаты эксперимента, составляет 5-20 мкм. Полюсные наконечники 24, 25 отделены от слоя ферромагнитного материала (магнитопровода) 23 слоем изоляции, а их контакт осуществляется в средней части для получения наибольшей магнитной индукции в средней части полупроводникового основания 1. Оптимальное соотношение длин горловины и полюсного наконечника, как показали результаты эксперимента, составляет (1:2)-(1:10). Размеры полупроводникового основания 1 зависят от типа материала полупроводникового основания 1, подвижности и диффузионной длины носителей, проводимости созданного в результате записи информации магнитного поля. Как показали результаты эксперимента, соотношение длина-ширина полупроводникового основания 1 составляет от 3:1 до 1:1, а толщина основания 1, изготовленного из монокристаллического полупроводника, составляет 5-200 мкм; для полученного методом напыления толщина основания снижается до 1 мкм.

В качестве материала подложки 1 используется электронный полупроводник с высокой подвижностью носителей и малым сопротивлением, это германий или кремний с элемент памяти, патент № 2075786v=0,5элемент памяти, патент № 20757862элемент памяти, патент № 207578610-2 Ом м, элемент памяти, патент № 2075786 элемент памяти, патент № 2075786 0,3 м2/(B c), антимония индия с элемент памяти, патент № 2075786 элемент памяти, патент № 2075786 4,o м2/(B c), арсенид индия с элемент памяти, патент № 2075786 элемент памяти, патент № 2075786 1,5 м2/(B c).

Элемент памяти работает следующим образом. При подаче сигнала записи на вывод записи 28 открываются транзисторы 3 и 10 и через полупроводниковое основание 1 течет ток I0 B1элемент памяти, патент № 2075786Ic, где Ic ток сигнала записи, а B1 усредненный коэффициент усиления по току транзисторов 2 и 10. Протекающий через подложку ток I0 создает в слое ферромагнитного материала 23 магнитное поле, индукция которого

элемент памяти, патент № 2075786,

где элемент памяти, патент № 2075786o, элемент памяти, патент № 2075786 магнитная постоянная и относительная магнитная проницаемость ферромагнитного материала 23,

r0 радиус, проведенный от середины основания 1 до ферромагнитного слоя 23.

После ухода сигнала записи в магнитотвердом слое ферромагнитного материала 23 будет записана информация, представляющая остаточную индукцию B указанного слоя 23. Через полюсные наконечники 24 и 25 из магнитомягкого ферромагнитного материала индукция B воздействует на полупроводниковое основание 1. Эта индукция B действует на полупроводниковое основание 1 независимо от наличия или отсутствия приложенного к выводам 27 и 30 питающего напряжения.

Для считывания записанной информации с элемента памяти необходимо подать на его электроды 27, 30 питающее напряжение, а на вход записи импульс. В результате протекания через полупроводниковое основание 1 импульса тока и действия перпендикулярного току магнитного поля на электродах считывания 26 появится сигнал считывания (ЭДС Холла) в соответствии с зависимостью

элемент памяти, патент № 2075786,

где d толщина полупроводникового основания.

Усилительный элемент 31 обеспечивает требуемое усиление сигнала записи ("0", "1") до заданного уровня.

Для стирания информации с целью последующей перезаписи на вывод стирания подается сигнал стирания (например синусоидально-модулированная экспонента), который снимает записанную информацию. В этом случае будут включены в работу транзисторы 2 и 11, а через полупроводниковое основание 1 течет ток в противоположном току записи направлении. Для записи новой информации на вход записи 28 следует вновь подать требуемый сигнал.

Записанную информацию предлагаемый элемент памяти сохраняет после снятия с него питающего напряжения, то есть этот элемент действует, как ППЗУ. Таким же образом предложенный элемент памяти будет функционировать и в матрице ППЗУ.

Создано экспериментально устройство элемент памяти, полупроводниковым основанием которого являлся германий размером 2 х 1 мм и толщиной 200 мкм, в котором методами фотолитографии, диффузии, эпитаксии и напыления были сформированы две триодные пары, усилительный элемент, слой ферромагнитного материала (магнитопровода) с полюсными наконечниками и межслойная изоляция. Заданное значение логических сигналов (1 элемент памяти, патент № 2075786 3,8B; "0" элемент памяти, патент № 2075786 0,2B) на выходе усилительного элемента формируется сигналом записи напряжения в импульсе 3,5-4,5 В.

Класс G11C11/40 транзисторов

ячейка памяти статического оперативного запоминающего устройства -  патент 2507611 (20.02.2014)
ячейка памяти для быстродействующего эсппзу и способ ее программирования -  патент 2481653 (10.05.2013)
статическая запоминающая ячейка с двумя адресными входами -  патент 2470390 (20.12.2012)
ячейка памяти для быстродействующего эсппзу с управляемым потенциалом подзатворной области -  патент 2465659 (27.10.2012)
полупроводниковое устройство и дисплейное устройство -  патент 2458460 (10.08.2012)
псевдодвухпортовая память с синхронизацией для каждого порта -  патент 2405221 (27.11.2010)
двухпортовая ячейка оперативной памяти -  патент 2391721 (10.06.2010)
полупроводниковое запоминающее устройство -  патент 2249262 (27.03.2005)
режим стирания страницы в матрице флэш-памяти -  патент 2222058 (20.01.2004)
ячейка памяти динамического запоминающего устройства -  патент 2216795 (20.11.2003)
Наверх