устройство для автоматического вычисления обратных токов диодов выпрямительных мостов

Формула изобретения

Устройство для автоматического вычисления обратных токов диодов выпрямительных мостов, содержащее формирователь управляющих импульсов, отличающееся тем, что в него введены блок аналоговой памяти, источник напряжения, вычитающий каскад, четыре переключателя, измерительный резистор и 2n ( где n число выпрямительных мостов) коммутирующие ячейки, каждая на которых содержит транзистор n-p-n типа, два диода, транзистор p-n-p типа и резистор, причем выходные диагонали выпрямительных мостов объединены и соединены с переключающими контактами первого и второго переключателей, замыкающий контакт первого переключателя и размыкающий контакт второго переключателя подключены к первому входу вычитающего каскада и информационному входу блока аналоговой памяти и через измерительный резистор соединены с общей шиной, второй вход вычитающего каскада подключен к выходу блока аналоговой памяти, управляющий вход которого подключен к соответствующему выходу формирователя управляющих импульсов, плюсовой и минусовой зажимы источника напряжения соединены с переключающими контактами третьего и четвертого переключателей соответственно, размыкающий контакт третьего и замыкающий контакт четвертого переключателей соединены с общей шиной, управляющие входы переключателей с первого по четвертый соединены между собой и подключены к соответствующему выходу формирователя управляющих импульсов, входная диагональ i-го выпрямительного моста подключена к выходам (2i-1)-той и 2i-той коммутирующих ячеек соответственно, в каждой коммутирующей ячейке эмиттеры транзисторов соединены с общей шиной, их базы подключены к соответствующим выходам формирователя управляющих импульсов, коллектор транзистора n-p-n типа соединен с катодом первого диода, анод которого подключен к одному из выводов резистора, выходу данной коммутирующей ячейки и к катоду второго диода, анод которого соединен с коллектором транзистора p-n-p типа, другие выводы резисторов всех коммутирующих ячеек объединены и подключены к замыкающим контактам второго и третьего переключателей и размыкающим контактам первого и четвертого переключателей, аналоговый выход устройства подключен к выходу вычитающего каскада, а синхровыход устройства подключен к соответствующему выходу формирователя управляющих импульсов.

Описание изобретения к патенту

Предлагаемое изобретение относится к области вычислительной техники, автоматики и радиоизмерительной техники и может быть использовано в аналоговых вычислительных машинах и информационно-измерительных системах для автоматического вычисления обратных токов диодов выпрямительных диодных мостов и полупроводниковых выпрямительных матриц.

Известно устройство для вычисления обратных токов диодов /см.стр.44-45, рис. 4-4 в кн. "Справочник по п/п диодам и транзисторам" под ред.Н.Н.Горюнова, М."Энергия",1968г./, содержащее замкнутую цепь из последовательно соединенных генератора напряжения, измерителя тока и вычисляемого диода, а также параллельно соединенных соответственно к генератору напряжения и измерителю тока измеритель напряжения и блок защиты. Однако такое устройство не обеспечивает автоматизацию процессов вычислений для диодов выпрямительных мостов.

Известно также устройство автоматического контроля /см.стр. 245, рис. 11.12. в кн. В.Д.Кудрицкого и др. "Автоматизация контроля РЭА", М."Сов.радио", 1977г. / прототип, содержащее блоки управления, ввода и вывода, регистрации, связи, а также вычислительная машина, пульт управления и контролируемая аппаратура, причем входы и выходы блока ввода и вывода взаимно подключены к блокам управления, регистрации и связи, а также к пульту управления и вычислительной машине, а входы и выходы контролируемой аппаратуры взаимно подключены к блоку связи.

При применении такого устройства для автоматизации процесса вычислений обратных токов диодов выпрямительных мостов и полупроводниковых выпрямительных матриц необходимо в составе блока связи использовать механические головки, обеспечивающие загрузку матриц, поочередное подключение ко входу устройства всех диодов, находящихся в матрице и выгрузку матриц. Это приводит к снижению надежности и скорости вычислений. Использование же в составе блока связи контактирующих головок-спутников, содержащих множество вычисляемых матриц, потребует применение электронных ключей, что приводит к увеличению погрешности вычислений из-за наличия токов утечки и больших ненормированных падений напряжений на электронных ключах. Использование при этом электромеханических переключателей /со своими блоками сопряжения и управления, усложняющими конструкцию/ взамен электронных ключей, хотя и повысит точность вычислений, однако в свою очередь снизит быстродействие, приведет к усложнению конструкции и снизит надежность работы устройства.

Целью предлагаемого изобретения является устранение указанных недостатков, т.е. повышение быстродействия и надежности, а также упрощение конструкции.

Указанная цель достигается тем, что в устройство, содержащее формирователь управляющих импульсов, согласно изобретению введены блок аналоговой памяти, источник напряжения, вычитающий каскад, четыре переключателя, измерительный резистор и 2n /где n число выпрямительных мостов/ коммутирующих ячеек, каждая из которых содержит транзистор n-p-п-типа, два диода, транзистор p-n-p-типа и резистор, причем выходные диагонали выпрямительных мостов объединены и соединены с переключающими контактами первого и второго переключателей, замыкающий контакт первого переключателя и размыкающий контакт второго переключателя подключены к первому входу вычитающего каскада и информационному входу блока аналоговой памяти и через измерительный резистор соединены с общей шиной, второй вход вычитающего каскада подключен к выходу блока аналоговой памяти, управляющий вход которого подключен к соответствующему выходу формирователя управляющих импульсов, плюсовой и минусовой зажимы источника напряжения соединены с переключающими контактами третьего и четвертого переключателей соответственно, размывающий контакт третьего и замыкающий контакт четвертого переключателей соединены с общей шиной,управляющие входы переключателей с первого по четвертый соединены между собой и подключены к соответствующему выходу формирователя управляющих импульсов, входная диагональ i-го выпрямительного моста /i 1,n/ подключена к выходам /2i-1/-й и 2i-й коммутирующих ячеек соответственно, в каждой коммутирующей ячейке эмиттеры транзисторов соединены с общей шиной, их базы подключены к соответствующим выходам формирователя управляющих импульсов, коллектор транзистора n-p-n-типа соединен с катодом первого диода, анод которого подключен к одному из выводов резистора, выходу данной коммутирующей ячейки и к катоду второго диода, анод которого соединен с коллектором транзистора p-n-p-типа, другие выводы резисторов всех коммутирующих ячеек объединены и подключены к замыкающим контактам второго и третьего переключателей и размыкающим контактам первого и четвертого переключателей, аналоговый выход устройства подключен к выходу вычитающего каскада, а синхровыход устройства подключен к соответствующему выходу формирователя управляющих импульсов.

Такое включение в предлагаемое устройство дополнительных элементов указанным образом позволяет повысить быстродействие и надежность, упростить конструкцию устройства.

Патентный поиск подтвердил отсутствие устройств с совокупностью введенных признаков, что несмотря на известность введенных элементов в отдельности свидетельствует о новизне устройства в целом и о существенности отличий предлагаемого устройства.

На чертеже изображена схема предлагаемого устройства.

Устройство содержит блок связи 1, включающий в своем составе первый 2, второй 3 и т.д.i-й 4 выпрямительные мосты / i 1,n/, первую 5, вторую 6, третью 7, четвертую 8 и т.д. /2i-1/-ю 9 и 2i-ю 10 коммутирующие ячейки, формирователь управляющих импульсов 11, первый 12, второй 13, третий 14 и четвертый 15 переключатели, измерительный резистор 16, блок аналоговой памяти 17, источник напряжения 18, вычитающий каскад 19 и имеет аналоговый выход 20 и синхровыход 21. Коммутирующие ячейки 5, 6, 7, 8, 9, 10 содержат резисторы 5-1, 6-1, 7-1, 8-1, 9-1, 10-1, диоды 5-2, 5-3, 6-2, 6-3, 7-2, 7-3, 8-2, 8-3, 9-2, 9-3, 10-2, 10-3, транзисторы n-p-n типа 5-4, 6-4, 7-4, 8-4, 9-4, 10-4 и транзисторы p-n-p-типа 5-5, 6-5, 7-5, 8-5, 9-5, 10-5 соответственно, выпрямительные мосты 2, 3,4 содержат по четыре диода 2-1, 2-2, 2-3, 2-4, 3-1, 3-2, 3-3, 3-4 и 4-1, 4-2, 4-3, 4-4, соединенные соответственно по мостовой схеме.

Предлагаемое устройство работает следующим образом.

В состав блока связи включается большое количество выпрямительных мостов. С помощью прижимных контактов блока связи соединяются между собой их минусовые выходные зажимы и подключаются к первому переключателю 12, а плюсовые выходные зажимы всех мостов соединяются между собой и подключаются ко второму переключателю 13. Входные диагонали мостов подключаются к выходам соответствующих коммутирующих ячеек. На минусовые выходные зажимы мостов и коллекторные цепи коммутирующих ячеек поступает напряжение отрицательной полярности источника напряжения 18. Его значение численно выбирается равным обратному напряжению U_обр, необходимому для подключения к диодам мостов при вычислении их обратных токов. В начале на базы всех транзисторов n-p-n-типа с формирователя управляющих импульсов подаются логические нули, а на базы транзисторов p-n-p-типа логические единицы /отрицательный потенциал/. При этом открываются транзисторы p-n-p-типа и на выходах всех коммутирующих ячеек, ввиду наличия прямого падения напряжения на открытых транзисторах и диодах появляются отличающиеся от нуля напряжения, составляющие десятые доли вольта. Они поступают на входы выпрямительных мостов и через диоды 2-2, 2-4, 3-2, 3-4,4-2 и 4-4 вызывают прохождение небольших начальных значений обратных токов /I_начi /, которые суммируются в измерительном резисторе 16 сопротивлением R_изм, создавая на нем начальное падение напряжения

U_нач= R_измI_нач. (1)

Это напряжение запоминается в блоке аналоговой памяти 17, который запускается по команде от формирователя управляющих импульсов 11.

Затем в мультиплексном режиме осуществляется процесс вычисления обратных токов всех диодов, подключенных к положительным выходным зажимам вычисляемых мостов. Для этого поочередно на входы транзисторов p-n-p-типа от формирователя управляющих импульсов подается логический ноль /бегающий логический ноль "0"/, запирая соответствующую коммутирующую ячейку и подавая тем самым на аноды вычисляемых диодов обратные напряжения U_обр.. При этом через соответствующий вычисляемый диод проходит максимальное значение обратного тока I_обр.i Этот ток суммируется с начальными токами всех диодов /кроме вычисляемого/, подключенных к плюсовым зажимам мостов и на измерительном резисторе 16 создается падение напряжения

U_i= R_измI_обр.i+R_измI_нач.-R_измI_нач.i (2)

где I_нач.i обратный ток i-го вычисляемого диода в начальном участке вольтамперной характеристики

I_нач. суммарный обратный ток всех вычисляемых диодов через измерительный резистор в начальном участке характеристик.

Поскольку I_нач.i<I и I_нач.i I_нач., то, пренебрегая величиной I_нач.i, получим

v_i= R_изм.(I_обрi+I_нач.) (3)

Подавая соответственно на первый и второй входы вычитающего каскада 19 напряжения U_i и U_нач. /выходное напряжение блока аналоговой памяти/ для его выходных напряжений с учетом выражений / 1/ и /2/ получим

U_вых.i U_i- U_iнач.R_изм.I_обр.i /4/

Выражение /4/ показывает, что по значениям выходных напряжений вычитающего каскада, следовательно, и предложенного устройства, автоматически вычисляются обратные токи диодов выпрямительных мостов. Отсчет выходных напряжений устройства производится тактовыми импульсами синхровыхода 21, которые также содержат информацию о номерах вычисляемого моста и диода. Для учета коэффициента пропорциональности в выражении /4/ необходимо для вычитающего каскада установить коэффициент передачи численно равным 1/R_изм..

Выбор резисторов следует осуществить исходя из требования уменьшения возможных ошибок вычислений. Сопротивления резисторов коммутирующих ячеек и измерительного резистора должны быть намного меньше, чем соотношение U_обр./I_обр.max.. Вместе с тем, сопротивление измерительного резистора должно быть согласовано с диапазоном вычисляемых обратных токов таким образом, чтобы максимальные падения напряжений на нем не превышали /200-300/мB.

Для вычисления обратных токов диодов 2-1, 2-3, 3-1, 3-3, 4-1 и 4-3, подключенных к минусовым выходным зажимам выпрямительных мостов, на базы транзисторов p-n-p-типа подаются логические нули, на базы транзисторов n-p-n-типа логические единицы /положительный потенциал/; на все четыре переключателя 12,13, 14 и 15 подается команда и они переключаются. При этом обеспечивается подача напряжения U_обр. положительной полярности на плюсовые выходные зажимы мостов и коллекторные цепи коммутирующих ячеек. Начальное напряжение, появившееся на измерительном резисторе, запоминается в блоке аналоговой памяти. После этого поочередной подачей на базы транзисторов n-p-n -типа логического "0" обеспечивается подача на соответствующие вычисляемые диоды обратных напряжений. Далее, аналогично первому случаю в мультиплексном режиме осуществляется процесс вычислений обратных токов диодов 2-1, 2-3, 3-1, 3-3,4-1 и 4-3.

По окончании вычислений процессы повторяются для другого комплекта из n-го количества выпрямительных мостов. С этой целью блок связи следует выполнить в виде сменной конструкции либо предусмотреть в нем параллельную подачу выпрямительных мостов.

Для защиты транзисторов n-p-n-типа от отрицательных напряжений и транзисторов p-n-p-типа от положительных напряжений источника напряжения в схемах коммутирующих ячеек использованы диода 5-2, 5-3, 6-2, 6-3, 7-2, 7-3, 8-2, 8-3, 9-2, 9-3, 10-2 и 10-3.

Таким образом, предлагаемое устройство обеспечивает автоматическое вычисление обратных токов диодов выпрямительных диодных мостов и полупроводниковых выпрямительных матриц. Благодаря включению в предлагаемое устройство дополнительных элементов указанным на чертеже образом и предоставленной возможности одновременной /параллельной/ подачи и контактирования множества вычисляемых матриц повышается быстродействие и надежность,упрощается конструкция устройства. Количество одновременно контактированных вычисляемых матриц без особой трудности может быть доведено до ста и более.

При вычислении выпрямительных мостов с близкими к нулю начальными значениями обратных токов и нежестком требовании к точности вычислений из конструкции предлагаемого устройства можно исключить блок аналоговой памяти или же установить режим без его запуска /на его выходе устанавливается нулевое напряжение /U_бап. U_нач. 0/.

Действительно, при I_нач.iнач. i 0 и I_нач. = 0, из выражений /1/ и /3/ получаем U_нач. 0; U_i R_изм.I_обр.i. Очевидно, что и при этом справедливо выражение /4/ Такое свойство предлагаемого устройства позволяет дополнительно упростить его работу, следовательно, и конструкцию при нежестких требованиях к точности вычислений.