устройство для синхронизации асинхронных импульсов записи и считывания информации

Формула изобретения

Устройство для синхронизации асинхронных импульсов записи и считывания информации, содержащее первый и второй триггеры, элемент И, генератор опорных импульсов, первый блок элементов совпадения, информационные входы которого являются информационными входами устройства, а информационные выходы первого блока совпадения через блок памяти подключены к информационным входам второго блока совпадения, отличающееся тем, что первый и второй триггеры выполнены в виде D-триггеров и введены третий и четвертый D-триггеры, первый и второй элементы ИЛИ-НЕ, при этом выход генератора опорных импульсов подключен к С-входу третьего D-триггера, первым входам первого и второго элементов ИЛИ-НЕ и первому входу элемента И, выход которого и выход второго элемента ИЛИ-НЕ подключены соответственно к S и С-входам четвертого D-триггера, инверсный выход которого подключен к входу считывания второго блока совпадения, второму входу элемента И и S-входу второго D-триггера, выход которого подключен к D-входу четвертого D-триггера, при этом прямой выход третьего D-триггера подключен к второму входу первого элемента ИЛИ-НЕ, выход которого подключен к входу записи первого блока совпадения, а инверсный выход третьего D-триггера подключен к второму входу второго элемента ИЛИ-НЕ и S-входу первого D-триггера, D-вход которого, а также D-вход второго D-триггера соединены с отрицательной шиной для подключения источника питания, причем С-входы первого и второго D-триггеров являются соответственно входом записи и входом считывания устройства.

Описание изобретения к патенту

Изобретение относится к области электросвязи и вычислительной техники и может быть использовано в системах обмена данными для обеспечения синхронизации асинхронных импульсов записи и считывании информации.

Известно устройство для синхронизации асинхронных импульсов записи и считывания информаций, содержащее генератор опорных импульсов, выход которого подключен к счетному входу двухразрядного регистра, выходы разрядов которого подключены соответственно к первым входам первого и второго элементов и выходы которых подключены к входам элемента ИЛИ, первый триггер, вход установки "1" которого является входом сигнала считывания, инвертор, выход которого подключен к второму входу первого элемента И, первый блок элементов совпадения, первые входы которого объединены и являются входом информационного сигнала, а выходы первого блока элементов совпадения подключены к соответствующим входам блока элементов памяти, выход генератора одиночных импульсов подсоединен к управляющему входу двухразрядного регистра и входу установки "0" первого триггера, вход инвертора и опорный вход генератора одиночных импульсов подключены к выходу генератора опорных импульсов, выход инвертора подсоединен к второму входу второго элемента И, третьи входы первого и второго элементов И подключены соответственно к инверсному и прямому выходам первого триггера, выход элемента ИЛИ подсоединен к счетному входу распределителя сигналов записи, выходы которого подсоединены к соответствующим вторым входам первого блока элементов совпадения, а выходы распределителя сигналов считывания подключен к входу установки "1" первого триггера, причем сигнальный вход генератора одиночных импульсов является входом сигнала записи, а выходы блока элементов памяти выходами устройства (1).

Недостатком известного устройства является низкая точность синхронизаций из-за возможности совпадения во времени процессов записи и считывания информации.

Наиболее близким прототипом является устройство для синхронизации асинхронных импульсов записи и считывания информации, содержащее генератор опорных импульсов, выход которого подключен к счетному входу двухразрядного регистра, выходы разрядов которого подключены соответственно к первым входам первого и второго элементов и выходы которых подключены к входам элемента ИЛИ, первый триггер, вход установки "1" которого является входом сигнала считывания, инвертор, вход которого подключен к второму входу первого элемента И, первый блок элементов совпадения, первые входы которого объединены и являются входом информационного сигнала, а выходы первого блока элементов совпадения подключены к соответствующим входам блока элементов памяти, выход первого триггера подключен к управляющему входу двухразрядного регистра, выход второго разряда которого подключен к входу установки "0" первого триггера, выход второго триггера подключен к управляющему входу дополнительного двухразрядного регистра, к счетному входу которого подключен выход генератора опорных импульсов, выход первого разряда дополнительного двухразрядного регистра подключен к входу инвертора и к второму входу первого блока элементов совпадения, а выход второго разряда к второму входу второго элемента И, и к входу установки "0" второго триггера, выход установки "1" которого является входом сигнала записи, выходы блока элементов памяти подключены к соответствующим входам второго блока элементов совпадения, к одному из входов которого подключен выход элемента ИЛИ (2).

Недостатком прототипа является его сложность, а также низкая надежность за счет возможности нарушения работы из-за "состязания" фронтов импульсов.

Технический результат заявленного устройства повышение надежности и упрощение устройства.

Сущность предложенного устройства заключается в том, что в отличие от прототипа формирование привязанных к опорной частоте импульсов записи и считывания осуществляется в каждом канале проще, чем в прототипе не на трех, а на двух триггерах. Причем первые триггеры формирования привязанных к опорной частоте импульсов записи и считывания запоминают положительные перепады соответствующих асинхронных импульсов. Второй триггер в канале записи формирует импульс длительностью в один тактовый интервал опорной частоты, являющийся также запрещающим импульсом для канала формирования импульсов считывания, из этого импульса формируется импульс записи устройства длительностью в 0,5 тактового интервала. Если асинхронный импульс считывания находится в одном тактовом интервале с асинхронным импульсом записи, то запрещающий импульс поступает на элемент ИЛИ-НЕ, на другой вход которого поступает опорная тактовая частота, при этом запрещается один импульс опорной тактовой частоты, поступающий на С-вход триггера формирователя импульса считывания, за счет чего импульс считывания будет находиться в другом тактовом интервале по отношению к импульсу записи. Кроме того, так как запрещающий импульс имеет длительность в один тактовый интервал, а запрещаемый импульс опорной частоты 0,5 тактового интервала, то в устройстве исключается "состязание" фронтов. При этом устройство имеет объем оборудования меньше на два триггера и один элемент НЕ.

На фиг. 1 приведена структурная схема устройства для синхронизации асинхронных импульсов записи и считывания информации; на фиг. 2 временные диаграммы, поясняющие его работу.

Устройство для синхронизации асинхронных импульсов записи и считывания информации содержит генератор 1 опорных импульсов, первый и второй триггеры 2,3, первый элемент ИЛИ-НЕ 4, первый блок 5 элементов совпадения, блок 6 элементов памяти, третий Д-триггер 7, элемент и 8, четвертый Д-триггер 9, второй элемент ИЛИ-НЕ 10, второй блок 11 элементов совпадения.

Устройство для синхронизации асинхронных импульсов записи и считывания информации работает следующим образом.

Генератор 1 опорных импульсов формирует тактовые импульсы (фиг. 2 а). На входы устройства поступают асинхронные импульсы записи (фиг. 2 б) и считывания (фиг. 2 в). Положительный фронт импульса записи поступает на С-вход первого Д-триггера 2, и переводит его в состояние "0" (фиг.2 г). Очередными импульсами тактовой частоты (положительными фронтами ) третий Д-триггер 7 формирует импульс (фиг. 2 д, е), которым первый Д-триггер 2 переводится в состояние "1" (фиг. 2 г). На выходе первого элемента ИЛИ-НЕ 4 формируется импульс записи длительностью в половину такта (фиг. 2 ж), поступающий на вход первого блока 5 элементов совпадения и информация записывается в блок 6 элементов памяти. При поступлении асинхронных импульсов считывания (фиг.2 в) второй Д-триггер 3 переводится в состояние "0" (фиг. 2 з). Ближайшим импульсом опорной частоты на выходе второго элемента ИЛИ-НЕ 10 (фиг. 2 и) четвертый Д-триггер 9 переводится в состояние "0" (фиг. 2 л). Если положительные фронты импульсов записи и считывания находятся в пределах одного интервала, то импульс с выхода третьего Д-триггерa 7 запрещает во втором элемента И-НЕ 10 один импульс тактовой частоты (фиг.2 и), что обеспечивает несовпадение импульсов записи и считывания, поступающих на блоки 5, 11 элементов совпадения (фиг. 2 ж, л). Уменьшение длительности импульсов считывания (фиг. 2 л) осуществляется установкой в "1" четвертого Д-триггера 9 импульсами с выхода элемента И 8 (фиг. 2 к).