устройство для контроля каналов синхронизации

Классы МПК:H03K5/19 контроль характеристик серий импульсов
Автор(ы):, ,
Патентообладатель(и):Центральный научно-исследовательский институт "Гранит"
Приоритеты:
подача заявки:
1992-03-31
публикация патента:

Использование: в вычислительной технике и может быть использовано для контроля каналов синхронизации в цифровых системах. Сущность изобретения: устройство содержит канальные триггеры 1.1-1.N, формирователь длительности 2, элементы задержки 3 - 5, элементы ИЛИ 6 и 7, элементы И 8 - 10, элемент НЕ 11, триггер блокировки 12, выходные канальные шины 13.1 - 13.N, вход начальной установки 14 и выходную шину 15. 4 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

Формула изобретения

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛОВ СИНХРОНИЗАЦИИ, содержащее два канальных триггера, два элемента ИЛИ, первый элемент И, выход которого соединен с выходной шиной, первый вход с выходом первого элемента задержки, две входные канальные шины, отличающееся тем, что в него введены n-2 канальных триггеров, триггер блокировки, второй и третий элементы задержки, второй и третий элементы И, формирователь длительности, элемент НЕ, n-2 входные канальные шины, шина начальной установки, причем S-вход каждого канального триггера группы из n канальных триггеров соединены с соответствующей входной канальной шиной группы из n канальных шин и с соответствующим входом группы из n входов первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с входом первого элемента задержки и S-входом триггера блокировки, выход которого через второй элемент задержки соединен с вторым входом второго элемента И, R-вход с выходом второго элемента ИЛИ и R-входом каждого канального триггера группы из n канальных триггеров, выходы которых соединены с соответствующими входами третьего элемента И, выход которого через элемент НЕ соединен с вторым входом первого элемента И и входом формирователя длительности, выход которого через третий элемент задержки соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с шиной начальной установки.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано в цифровых системах для контроля каналов синхронизации элементов систем.

Известно устройство [1] для контроля последовательности импульсов, которое содержит триггеры, элементы И, элемент ИЛИ и счетчик. Устройство позволяет фиксировать отклонение интервала времени между импульсами в большую или меньшую сторону от заданного значения.

Недостатком данного устройства является его одноканальность.

Наиболее близким к предлагаемому является устройство [2] для контроля генераторов импульсов, содержащее две входные шины, первый и второй триггеры, первый и второй элементы ИЛИ, первый, второй и третий элементы И и одновибратор, вход и выход которого соединены соответственно с выходом первого элемента ИЛИ и с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с прямыми выходами первого и второго триггеров, нулевые входы которых соединены соответственно с выходами второго и первого элементов И, которые соединены соответственно с тактовыми входами второго и первого триггеров, входы J которых соединены соответственно с выходами второго и первого элементов И, инверсные входы которых соединены соответственно с первой и второй входными шинами, входы K первого и второго триггеров соединены с общей шиной, выход третьего элемента И соединен с выходной шиной, прямые входы первого и второго элементов И соединены соответственно с первой и второй входными шинами, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ.

Данное устройство позволяет обнаруживать потерю импульса в любом из контролируемых каналов. Однако устройство обладает недостаточной достоверностью контроля, поскольку не позволяет контролировать временные соотношения между сигналами различных каналов. Кроме того, область применения устройства ограничивается возможностью контроля сигналов только по двум каналам.

Сущность изобретения заключается в том, что в устройство, содержащее два канальных триггера, два элемента ИЛИ, первый элемент И, выход которого соединен с выходной шиной, первый вход с выходом первого элемента задержки (ЭЗ), две канальные входные шины, дополнительно введены n-2 канальных триггера, триггер блокировки, второй и третий элементы задержки, второй и третий элементы И, формирователь длительности (ФД), элемент НЕ, n-2 входные канальные шины, шина начальной установки, причем S-вход каждого канального триггера группы из n канальных триггеров соединен с соответствующей входной канальной шиной группы из n канальных шин и с соответствующим входом группы из n входов первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с входом первого элемента задержки и с S-входом триггера блокировки, выход которого через второй элемент задержки соединен с вторым входом второго элемента И, R-вход с выходом второго элемента ИЛИ и R-входом каждого канального триггера группы из n канальных триггеров, выходы которых соединены с соответствующими входами третьего элемента И, выход которого через элемент НЕ соединен с вторым входом первого элемента И и с входом формирователя длительности, выход которого через третий элемент задержки соединен с первым элементом ИЛИ, второй вход которого соединен с шиной начальной установки.

Благодаря введению в устройство дополнительных элементов с соответствующими связями между ними, а также связями их с основными элементами, достигается повышение достоверности работы устройства. Это обеспечивается за счет контроля длительности интервала времени, в котором сосредоточены контролируемые сигналы, в соответствии с описанным ниже принципом. Кроме того, за счет многоканальности расширяется область применения устройства.

Устройство регистрирует поступление сигналов по каждому из контролируемых каналов. Первый из поступивших сигналов используется для формирования сигнала опроса результатов контроля. Для этого он задерживается на время, определяемое максимально возможным интервалом разброса контролируемых сигналов. Если устройство регистрирует поступление не всех контролируемых сигналов в течение заданного интервала времени, отсчет которого ведется от первого поступившего сигнала, то оно вырабатывает на своем выходе сигнал неисправности. Для регистрации поступления сигналов из соответствующих каналов используются канальные триггеры. Второй элемент И и элемент НЕ формируют прямой и инверсный сигналы результатов регистрации. ФД, третий ЭЗ и второй элемент ИЛИ формируют сигнал сброса триггера блокировки и канальных триггеров. Триггер блокировки, второй ЭЗ, первый элемент ИЛИ, третий элемент И и первый ЭЗ предназначены для селекции первого поступившего сигнала и формирования на его основе сигнала опроса результатов контроля. При этом параметры элементов задержки должны быть выбраны следующим образом. Время задержки сигнала на первом ЭЗ должно быть равно интервалу максимально допустимого разброса контролируемых сигналов во времени. Параметр третьего ЭЗ должен превышать задержку на первом ЭЗ, чтобы обеспечить сброс триггеров после опроса результатов контроля. Задержка на втором ЭЗ обеспечивает блокировку канала опроса результатов контроля через некоторое время относительно переднего фронта первого канального сигнала, что обеспечивает прохождение на выход третьего элемента И импульса необходимой длительности.

На фиг.1 приведена структура предлагаемого устройства, содержащего канальные триггеры 1.1-1.N, формирователь длительности (ФД) 2, элементы задержки (ЭЗ) 3-5, элементы ИЛИ 6 и 7, элементы И 8-10, элемент НЕ 11, триггер блокировки 12, входные канальные шины устройства 13.1-13.N, вход 14 начальной установки устройства, выходную шину 15 устройства.

В соответствии со схемой фиг.1 R-входы триггеров 1.1-1.N объединены, S-вход каждого из них соединен с одной из входных канальных шин 13.1-13.N устройства и входом элемента ИЛИ 7. Выход ЭЗ 5 связан с первым входом элемента И 9, выход которого соединен с выходом 15 устройства. Каждый из входов элемента И 8 соединен с прямым выходом одного из триггеров 1.1-1.N, а выход с входами элемента НЕ 11 и ФД 2, выход которого соединен через ЭЗ 3 с первым входом элемента ИЛИ 6, второй вход которого подключен к входу 14 устройства, а выход к R-входам триггеров 1.1-1.N и R-входу триггера 12. Выход элемента НЕ 11 связан с вторым входом элемента И 9. Инверсный выход триггера 12 через ЭЗ 4 подключен к первому входу элемента И 10, второй вход которого соединен с выходом элемента ИЛИ 7, а выход с S-входом триггера 12 и входом ЭЗ 5.

Установка устройства в исходное состояние осуществляется подачей на его вход 14 начальной установки сигнала, который, проходя через второй вход элемента ИЛИ 6 на R-входы триггеров 1.1-1.N и триггера 12, устанавливает их в нулевое состояние.

На фиг.2-4 представлены временные диаграммы работы устройства. При этом фиг.2 соответствует исправной работе каналов синхронизации. На фиг.3 представлены диаграммы при неисправной работе, связанной с выходом одного из канальных сигналов (канального триггера 13.N) за пределы допустимого интервала времени. На фиг.4 представлена неисправная работа, связанная с отсутствием одного из канальных сигналов (канальный триггер 13.N).

Сигнал, поступивший в любую из канальных шин 13.1-13.N устройства, устанавливает в единичное состояние соответствующий канальный триггер через его R-вход. В результате на входе элемента И 8, связанном с этим триггером, устанавливается разрешающий потенциал. Кроме того, канальный сигнал проходит через элемент ИЛИ 7 на вход 2 элемента И 10. Поскольку триггер 12 обнулен, то потенциал с его инверсного выхода, поступающий через ЭЗ 4 на первый вход элемента И 10, разрешает прохождение сигнала с второго входа элемента И 10 на его выход. Сигналом с выхода элемента И 10 будет установлен в единицу триггер 12. В результате этого через время, определяемое параметром ЭЗ 4, будет заблокирован по входу 1 элемент И 10. Таким образом, все последующие канальные сигналы через элемент И 10 проходить не будет до тех пор, пока не будет сброшен триггер 12. Сигнал с выхода элемента И 10 через ЭЗ 5 поступит на вход 1 элемента И 9. Если к этому моменту времени в устройство поступят все канальные сигналы и все триггеры 1.1-1.N будут находиться в единичном состоянии, то сигнал с входа 1 элемента И 9 на его выход не пройдет, поскольку на выходе элемента И 8 будет разрешающий потенциал, который, инвертируясь на элементе НЕ 11, закрывает элемент И 9 по входу 2. Разрешающий сигнал с выхода элемента И 8, сформированный по длительности на ФД 2 и задержанный на ЭЗ 3, проходит через вход 1 элемента ИЛИ 6 на R-входы триггеров 1.1-1. N и триггера 12, сбрасывая их в исходное состояние. После этого снова открывается элемент И 10 для прохождения канальных сигналов опроса результатов контроля. Параметр ЭЗ 3 выбран таким образом, что сброс триггеров производится после опроса элемента И 9 по входу 1. Если к моменту поступления сигнала на вход 1 элемента И 9 не все триггеры 1.1-1.N установлены в единичное состояние, то сигнал с входа 1 элемента И 9 проходит на его выход, формируя сигнал неисправности на выходной шине 15 устройства. Это свидетельствует о том, что либо один из контролируемых сигналов не был выработан вообще, либо интервал времени, в котором сгруппированы все контролируемые сигналы, превышает допустимый уровень.

Класс H03K5/19 контроль характеристик серий импульсов

устройство для контроля временных рассогласований импульсных последовательностей -  патент 2363093 (27.07.2009)
селектор импульсной последовательности -  патент 2317640 (20.02.2008)
рециркуляционный накопитель пачки взаимно когерентных радиоимпульсов -  патент 2314638 (10.01.2008)
селектор импульсной последовательности -  патент 2309533 (27.10.2007)
селектор импульсов -  патент 2309532 (27.10.2007)
управляемый формирователь импульсов -  патент 2257003 (20.07.2005)
устройство для формирования импульсов -  патент 2256288 (10.07.2005)
устройство для формирования импульсов -  патент 2248089 (10.03.2005)
селектор импульсной последовательности -  патент 2235418 (27.08.2004)
селектор импульсной последовательности -  патент 2230430 (10.06.2004)
Наверх