аналого-цифровой преобразователь с промежуточным преобразованием напряжения в частоту импульсов

Формула изобретения

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С ПРОМЕЖУТОЧНЫМ ПРЕОБРАЗОВАНИЕМ НАПРЯЖЕНИЯ В ЧАСТОТУ ИМПУЛЬСОВ, содержащий синхронизатор, два элемента И и преобразователь напряжения в частоту импульсов, первый вход которого соединен с первым выходом управляемого делителя напряжений, первый выход синхронизатора соединен с входом реверса первого реверсивного счетчика и первым входом первого элемента ИЛИ, а его первый вход объединен с первым управляющим входом преобразователя кода в число импульсов и соединен с первым выходом блока управления, вход которого соединен с первым выходом блока фиксации скорости изменения входного сигнала, первый вход первого элемента И объединен с первым входом второго элемента И, а выход соединен с входом первого старшего разряда второго реверсивного счетчика, вход реверса которого соединен с выходом первого элемента ИЛИ, выходы младших, средних и старших разрядов с входами одноименных разрядов регистра, последние из которых соответственно соединены с информационными входами цифроаналогового преобразователя, вход нулевого сигнала которого является шиной нулевого потенциала и соединен с первым входом управляемого делителя напряжений, второй вход которого является входной шиной преобразуемого напряжения, а выходной шиной результата преобразования являются выходы разрядов регистра, вход записи кода которого объединен с одноименным входом блока запоминания кодов и соединен с вторым выходом блока управления, третьи выходы которого являются выходной командной шиной, четвертые выходы и пятый выход соединены соответственно с адресными входами и входом считывания блока запоминания кодов, последний из которых объединен с вторым управляющим входом преобразователя кода в число импульсов, первый и второй выходы которого соединены с одноименными входами соответственно второго и первого элементов ИЛИ, первые информационные входы соединены с информационными выходами блока запоминания кодов, информационные входы которого соединены с выходами разрядов первого реверсивного счетчика, счетный вход которого объединен с вторым входом второго элемента ИЛИ, отличающийся тем, что в него введен элемент задержки, выход которого соединен с входом записи кода первого реверсивного счетчика, вход объединен с входом записи цифроаналогового преобразователя, входами записи кода блока запоминания кодов и преобразователя кода в число импульсов, вторые информационные входы которого объединены с входами младших разрядов первого реверсивного счетчика и соединены с выходами старших и средних разрядов второго реверсивного счетчика, вход первого старшего разряда которого объединен с одноименным входом первого реверсивного счетчика, счетный вход соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход которого соединен с вторым выходом блока фиксации скорости изменения входного сигнала, первый выход которого соединен с вторым входом первого элемента И, вход объединен с первым входом последнего и соединен с вторым выходом синхронизатора, третий выход с управляющим входом управляемого делителя напряжений, третий вход которого соединен с выходом цифроаналогового преобразователя, а второй выход с одноименным входом преобразователя напряжений в частоту импульсов, первый и второй выходы которого соединены соответственно с вторым и третьим входами синхронизатора.

2. Преобразователь по п.1, отличающийся тем, что блок фиксации скорости изменения входного сигнала выполнен на триггере, двух одновибраторах, трех элементах И и элементе ИЛИ, выход которого соединен с входом первого одновибратора, первый и второй входы соответственно с выходами первого и второго элементов И, последний из которых соединен с единичным входом триггера, нулевой вход которого соединен с выходом третьего элемента И и объединен с входом второго одновибратора, а единичный и нулевой выходы являются первым и вторым выходами блока, входом которого являются первые входы первого, второго и третьего элементов И, а третьим входом первый выход первого одновибратора, который соединен с вторым входом первого элемента И, второй вход второго элемента И соединен с первым выходом второго одновибратора, второй выход которого соединен с вторым входом третьего элемента И, третий вход которого соединен с вторым выходом первого одновибратора.

3. Преобразователь по п. 1, отличающийся тем, что блок управления выполнен на двух счетчиках, двух одновибраторах, двух элементах И и генераторе импульсов, выход которого является первым выходом блока и соединен с входом первого счетчика, выход старшего разряда которого является пятым выходом блока, выход переполнения соединен с входом первого одновибратора, первым входом первого элемента И и является вторым выходом блока, входом которого является второй вход первого элемента И, выход которого соединен через второй одновибратор с первым входом второго элемента И, выход и второй вход которого являются третьими выходами блока, последний из которых соединен с выходом первого одновибратора и объединен с входом второго счетчика, выходы разрядов которого являются четвертыми выходами блока.

Описание изобретения к патенту

Изобретение относится к импульсной технике, в частности к аналого-цифровым преобразователям напряжения с промежуточным преобразованием в частоту импульсов.

Изобретение может быть использовано в устройствах сбора аналоговой информации систем контроля и управления технологическими процессами и испытаниями, выполняемых на основе средств вычислительной техники.

Широко известны аналого-цифровые преобразователи АЦП, в которых промежуточное преобразование выполняется с помощью преобразователя напряжения в частоту импульсов ПНЧ [1] Среди них в интегропотенциометрическом АЦП значительно снижены погрешности от изменения коэффициента К преобразования ПНЧ и достигнуто повышенное быстродействие.

В АЦП [2] достигнуто дальнейшее совершенствование последнего благодаря повышению его быстродействия за счет получения результатов преобразования через значительно меньшие временные интервалы. Поэтому этот АЦП принят в качестве прототипа, который содержит синхронизатор, два элемента И и преобразователь напряжения в частоту импульсов, первый вход которого соединен с первым выходом управляемого делителя напряжений, первый выход синхронизатора соединен с входом реверса первого реверсивного счетчика и с первым входом первого элемента ИЛИ, а его первый вход объединен с первым управляющим входом преобразователя кода в число импульсов и соединен с первым выходом блока управления, вход которого соединен с первым выходом блока фиксации скорости изменения входного сигнала, первый вход первого элемента И объединен с первым входом второго элемента И, а выход соединен с входом первого старшего разряда второго реверсивного счетчика, вход реверса которого соединен с выходом первого элемента ИЛИ, выходы младших, средних и старших разрядов с входами одноименных разрядов регистра, последние из которых соответственно соединены с информационными входами цифроаналогового преобразователя, вход нулевого сигнала которого является шиной нулевого потенциала и соединен с первым входом управляемого делителя напряжения, второй вход которого является входной шиной преобразуемого напряжения, а выходной шиной результата преобразования являются выходы разрядов регистра, вход записи кода которого соединен с одноименным входом блока запоминания кодов и соединен с вторым выходом блока управления, третьи выходы которого являются выходной шиной, четвертые выходы и пятый выходы соединены соответственно с адресными входами и входом считывания блока запоминания кодов, последний из которых соединен с вторым управляющим входом преобразователя кода в число импульсов, первый и второй выходы которого соединены с одноименными входами соответственно второго и первого элементов ИЛИ, первые информационные входы соединены с информационными выходами блока запоминания кодов, информационные входы которого соединены с выходами разрядов первого реверсивного счетчика, счетный вход которого соединен с вторым входом второго элемента ИЛИ, причем третий выход и второй вход блока управления соединены с первыми входом и выходом блока фиксации скорости изменения входного сигнала, второй вход которого соединен с выходом первого старшего разряда второго реверсивного счетчика, третий вход с вторым выходом синхронизатора, а кодовые выходы с вторыми кодовыми входами преобразователя кода в число импульсов, третий вход которого соединен с первым управляющим входом делителя, с четвертым выходом блока управления и с вторым входом второго элемента И, первый вход которого объединен с выходом второго элемента ИЛИ, а выход соединен с счетным входом второго реверсивного счетчика, вход установки нулевого кода которого соединен с одноименным входом цифроаналогового преобразователя и пятым входом блока управления, шестой выход которого соединен с вторым входом цифроаналогового преобразователя, выход которого соединен с вторым входом преобразователя напряжения в частоту импульсов, первый вход и второй выход блока управления соединен соответственно с вторым управляющим входом делителя и с входом установки нулевого кода первого реверсивного счетчика, счетный вход которого соединен с вторым выходом синхронизатора.

В этом АЦП преобразование выполняется по тактам t_i, составляющим Р часть от времени интегрирования Т_и входного напряжения U_х. За каждый такт t_i определяется код X_пi, соответствующий приращению U_x относительно напряжения U_к, второе формируется в цифроаналоговом преобразователе через временные интервалы Т_и по последнему коду результата преобразования.

Коды Х_пi суммируются за Р прошедших тактов t_i и изменяют предыдущий результат преобразования, образуя новый результат Х_р, соответствующий среднему значению U_x(t) за время Т_и, т. е. полученному за это время интегралу от U_x(t). Благодаря этому частота квантования U_x(t) увеличивается в Р раз и с каждым тактом t_i, формируется новое значение Х_рi.

Для обеспечения достоверной информации о напряжении U_x(t) при высоких скоростях его изменения в АЦП имеется автоматический режим переключения точности работы, обеспечивающий "точные" результаты с квантом и "грубые" результаты с большим квантом _q. В случае повышения скорости изменения U_x(r) сверх допустимой осуществляется переход с "точного" на "грубый" режим с изменением квантов с на _q, а при уменьшении этой скорости осуществляется обратный переход. При этом на определение каждого из этих переходов затрачивается время Т_и.

Однако этот АЦП имеет недостатки, связанные с тем, что получение результатов преобразования осуществляется через такты t_i, а его работа в части определения скорости изменения U_x(t) и изменения U_к в ЦАП проходит по циклам длительности Т_и. Это, во-первых, накладывает ограничения на скорость изменения U_x(t) из-за того, что превышение ее сверх допустимой величины в течение Т_и будет приводить к дополнительным погрешностям результата преобразования. Во-вторых, значительные временные затраты на циклы определения необходимости переключения режимов работы приводит к тому, что в случае уменьшения скорости изменения U_x(t) до величины, позволяющей получать "точные" результаты, переключение с "грубого" на "точный" режим произойдет с задержкой на время Т_и, в течение которого будет продолжаться формирование "грубых" результатов с квантом _q и информация о U_x будет не полной.

Технический эффект достигается тем, что в аналого-цифровой преобразователь с промежуточным преобразованием напряжения в частоту импульсов, содержащий синхронизатор, два элемента И и преобразователь напряжения в частоту импульсов, первый вход которого соединен с первым выходом управляемого делителя напряжений, первый выход синхронизатора соединен с входом реверса первого реверсивного счетчика и первым входом первого элемента ИЛИ, а его первый вход объединен с первым управляющим входом преобразователя кода в число импульсов и соединен с первым выходом блока управления, вход которого соединен с первым выходом блока фиксации скорости изменения входного сигнала, первый вход первого элемента И объединен с первым входом второго элемента И, а выход соединен с входом первого старшего разряда второго реверсивного счетчика, вход реверса которого соединен с выходом первого элемента ИЛИ, выходы младших, средних и старших разрядов с входами одноименных разрядов регистра, последние из которых соответственно соединены с информационными входами цифроаналогового преобразователя, вход нулевого сигнала которого является шиной нулевого потенциала и соединен с первым входом управляемого делителя напряжения, второй вход которого является входной шиной преобразуемого напряжения, а выходной шиной результата преобразования являются выходы разрядов регистра, вход записи кода которого объединен с одноименным входом блока запоминания кодов и соединен с вторым выходом блока управления, третьи выходы которого являются выходной командной шиной, четвертые выходы и пятый выход соединены соответственно с адресными входами и входом считывания блока запоминания кодов, последний из которых объединен с вторым управляющим входом преобразователя кода в число импульсов, первый и второй выходы которого соединены с одноименными входами соответственно второго и первого элементов ИЛИ, первые информационные входы соединены с информационными выходами блока запоминания кодов, информационные входы которого соединены с выходами разрядов первого реверсивного счетчика, счетный вход которого объединен с вторым входом второго элемента ИЛИ, введен элемент задержки, выход которого соединен с входом записи кода первого реверсивного счетчика, вход с входом записи цифроаналогового преобразователя, с входами записи кода блока запоминания кодов и преобразователя кода в число импульсов, вторые информационные входы которого соединены с входами младших разрядов первого реверсивного счетчика и выходами старших и средних разрядов второго реверсивного счетчика, вход первого старшего разряда которого соединен с одноименным входом первого реверсивного счетчика, счетный вход с выходом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход которого соединен с вторым выходом блока фиксации скорости изменения входного сигнала, первый выход которого соединен с вторым входом первого элемента И, вход с первым входом последнего и вторым выходом синхронизатора, третий выход с управляющим входом управляемого делителя напряжений, третий вход которого соединен с выходом цифроаналогового преобразователя, а второй выход с одноименным входом преобразователя напряжения в частоту импульсов, первый и второй выходы которого соединены соответственно с вторым и третьим входами синхронизатора.

Блок фиксации скорости изменения входного сигнала выполнен на триггере, двух одновибраторах, трех элементах И и элементе ИЛИ, выход которого соединен с входом первого одновибратора, первый и второй входы соответственно с выходами первого и второго элементов И, последний из которых соединен с единичным входом триггера, нулевой вход которого соединен с выходом третьего элемента И и входом второго одновибратора, а единичный и нулевой выходы являются первым и вторым выходами блока, входом которого являются первые входы первого, второго и третьего элементов И, а третьим выходом первый выход первого одновибратора, который соединен с вторым входом первого элемента И, второй вход второго элемента И соединен с первым выходом второго одновибратора, второй выход которого соединен с вторым входом третьего элемента И, третий вход которого соединен с вторым выходом первого одновибратора.

Блок управления выполнен на двух счетчиках, двух одновибраторах, двух элементах И и генераторе импульсов, выход которого является первым выходом блока и соединен с входом первого счетчика, выход старшего разряда которого является пятым выходом блока, выход переполнения соединен с входом первого одновибратора, с первым входом первого элемента И и является вторым выходом блока, входом которого является второй вход первого элемента И, выход которого соединен через второй одновибратор с первым входом второго элемента И, выход и второй вход которого являются третьими выходами блока, последний из которых соединен с выходом первого одновибратора и входом второго счетчика, выходы разрядов которого являются четвертыми выходами блока.

В процессе поиска аналогов и выбора прототипа среди просмотренных технических решений не были обнаружены признаки, которые сходны с отличительными признаками заявляемого технического решения.

В предлагаемом техническом решении задача по устранению недостатков прототипа решается путем уменьшения временных затрат на определение скорости изменения U_x(t) и повышения частоты изменения компенсирующего напряжения в ЦАП.

Для этого осуществляется сравнение периодов формируемых ПНЧ частот с длительностями временных интервалов tг и tт.

При формировании ПНЧ частоты, превышение которой приводит к возникновению дополнительных погрешностей из-за нелинейных искажений в ПНЧ, когда ее период становится меньше t_г, в АЦП сразу выполняется переключение на работу в "грубый" режим с квантом _q для исключения возникновения этих погрешностей.

Если в дальнейшем при сравнении периода формируемой ПНЧ частоты наступит момент, когда он будет больше временного интервала t_т, который соответствует преобразуемому ПНЧ напряжению, допускающему работу АЦП с квантом то осуществляется переход с "грубого" на "точный" режим работы. Кроме того, изменение компенсирующего напряжения в ЦАП выполняется с каждым тактом t_i, для чего в отличие от прототипа за это время формируется код неприращения преобразуемого напряжения, а величина, представляющая собой среднее значение за это время полного входного напряжения. Все это позволяет повысить быстродействие предлагаемого АЦП.

На фиг.1, 2 и 3 приведены блок-схема АЦП, блок фиксации скорости изменения входного сигнала и блока управления; на фиг.4 временная диаграмма работы АЦП.

На схемах обозначены входные шины 1 и 2 преобразуемого напряжения и нулевого потенциала, выходные шины 3 и 4 результата преобразования и командные шины, преобразователь напряжения в частоту импульсов (ПНЧ) 5, управляемый делитель 6 напряжения, цифроаналоговый преобразователь с встроенным входным регистром 7, синхронизатор 8, преобразователь 9 кода в число импульсов, первый и второй реверсивные счетчики 10 и 11, регистр 12, элементы И 13 и 14, элементы ИЛИ 15 и 16, элементы 17 задержки, блоки 18, 19 и 20 фиксации скорости изменения входного сигнала, запоминания кодов и управления.

В блоке 18 имеются первый 21 и второй 22 одновибраторы, триггер 23, первый 24, второй 25 и третий 26 элементы И и элемент ИЛИ 27. В блоке 20 имеются генератор 28 импульсов, первый 29 и второй 30 счетчики, первый 31 и второй 32 одновибраторы, первый 33 и второй 34 элементы И.

На фиг. 4 обозначены импульсы 35 переполнения счетчика 29, сигнал 36 старшего разряда последнего, сигнал 37 одновибратора 31, информирующий о готовности результата преобразования, сигналы 38 и 39 на выходах разрядов счетчика 30, импульсы 40 и 41 на выходах ПНЧ 5, последний из них сигнал реверса; сигналы 42 одновибратора 32; импульсы 43 запуска одновибратора 21, сигналы 44 и 45 нулевого выхода триггера 23 и с выхода одновибратора 21, временные интервалы 46 работы преобразователя 9, импульсы 47 и 48 запуска и выходной сигнал одновибратора 32, выходные сигналы 49 элемента И 34, формирующие о "грубом" значении полученного результата преобразования.

В АЦП входная шина 1 соединена с вторым входом делителя 6, шина 2 с его первым входом и входом нулевого сигнала ЦАП 7, шина 3 с выходами разрядов регистра 12, шина 4 с третьими выходами блока 20, первый выход которого соединен с первым управляющим и первым входами соответственно преобразователя 9 и синхронизатора 8, второй выход с входами записи кодов регистра 12, блока 19, преобразователя 9, счетчика 10 через элемент 17, и с входом записи ЦАП, пятый выход с вторым управляющим входом преобразователя 9 и входом считывания блока 19, четвертые выходы с адресными входами последнего, а вход с первым выходом блока 18 и с вторым входом элемента И 13, первый вход которого соединен с входом блока 18, с первым входом элемента И 14 и вторым выходом синхронизатора 6, выход с входами первых старших разрядов счетчиков 10 и 11, выходы младших, средних и старших разрядов последнего соединены с входами регистра 12, выходы средних и старших разрядов с младшими разрядами счетчика 10 и с вторыми информационными входами блока 9, выходы старших разрядов с информационными входами ЦАП 7, первые информационные входы блока 9 соединены с выходами блока 19, первый и второй выходы с одноименными входами соответственно элементов ИЛИ 16 и 15, выходы которых соединены соответственно с счетным входом и входом реверса счетчика 11, первый вход элемента ИЛИ 15 соединен с первым выходом синхронизатора 8 и входом реверса счетчика 10, второй вход элемента ИЛИ 16 соединен с счетным входом последнего и с выходом элемента И 14, второй вход которого соединен с вторым выходом блока 18 третий выход которого соединен с управляющим входом делителя 6, третий вход которого соединен с выходом ЦАП 7, первый и второй выходы с одноименными входами преобразователя 5, первый и второй выходы которого соединены с вторым и третьим входами синхронизатора 8, а выходы разрядов счетчика 10 соединены с входами блока 19.

В блоке 18 нулевой и единичный выходы триггера 23 являются вторым и первым его выходами, третьим выходом является первый выход одновибратора 21, который соединен с вторым входом элемента И 24, первый вход которого является входом блока и соединен с первыми входами элементов И 25 и 26, второй и третий входы последнего соединены с вторыми выходами одновибратора 21 и 22, выход с входом последнего и нулевым входом триггера 23, единичный вход которого соединен с выходом элемента И 25 и с вторым входом элемента ИЛИ 27, первый вход которого соединен с выходом элемента И 24, выход с входом одновибратора 21, первый выход одновибратора 22 соединен с вторым входом элемента И 25.

В блоке 20 выход генератора 28 является его первым выходом и соединен с входом счетчика 23, выход переполнения которого является вторым выходом блока и соединен с первым входом элемента И 33 и через одновибратор 31 с вторым входом элемента И 34 и входом счетчика 30, выходы разрядов которого являются четвертыми выходами блока, вход и выход элемента И 34 являются третьими выходами блока, первый вход элемента И 34 через одновибратор 32 соединен с выходом элемента И 33, второй вход которого является входом блока, а его пятым выходом выход старшего разряда счетчика 29.

В АЦП результат Х_р преобразования входного напряжения U_x(t) формируется за время Т_и и при выполнении в ПНЧ интегрирования он соответствует среднему значению U_x(t) за это время:

(T_и) U_x(t)dt При кванте АЦП по напряжению, равном и коэффициенте преобразования ПНЧ k 1/ Т_и результат преобразования

X_р= K U_x(t)dt (T_и) Он образуется за Р последовательно выполненных тактов t_i длительностью t_i Т_и/P, которые формируются с помощью импульсов f_ги генератора 28 и счетчика 29. По импульсу 35 переполнения последнего заканчивается очередной такт t_i, в течение которого ПНЧ 5 выполнял преобразование разностного сигнала U_п= [U_x(t)-U_ki] где K_д коэффициент деления делителя 6.

Входное напряжение U_x(t) и напряжение U_ki с выхода ЦАП 7 проходят через делитель 6 без изменения при К_д 1 на суммирующий и вычитающий входы ПНЧ 5, где они вычитаются и разность преобразуется в частоту импульсов 40. При отрицательной величине U_п на втором выходе ПНЧ 5 появляются сопровождающие импульсы 41 реверса.

Импульсы 40 и 41 поступают в синхронизатор 8, назначение которого состоит в исключении возможных сбоев в узлах АЦП, функционирующих в моменты времени появления импульсов генератора 28, при совпадении последних с импульсами ПНЧ 5. В этих случаях в синхронизаторе 8 выполняется сдвиг импульсов 40 и 41 относительно импульсов генератора 28, что исключает сбои при работе счетчиков 10 и 11, преобразователей 7 и 8, блока 19 и регистра 12. На первом и втором выходах синхронизатора 8 формируются импульсы, соответствующие импульсам 41 и 40 и обозначенные f_ср и f_c.

При величине К_д 1 за время t_i ПНЧ сформирует Х_пi импульсов X_пi= K [U_x(t)-U_кi] dt, где U_пi напряжение ЦАП 7, образованное по коду старших разрядов предыдущего Х_р(i-1) результата преобразования. При весе младшего из этих разрядов, равном q, записываемый в ЦАП 7 предыдущим импульсом 35 код X_кi будет равен X_кi= X_p(i-1), а U_к X_{кi q,} где _{q q} квант ЦАП 7.

Одновременно из средних и старших разрядов счетчика 11 код X_ci= X_p(i-1) записывается в счетчик 10 и в преобразователь 9 через его вторые информационные входы.

В счетчик 10 за время t_i импульсы f_c проходят через элемент И 14 и изменяют код Х_сi на величину Х_пi, образуя в нем код



В счетчике 11 код Х_р(i-4) предыдущего такта будет увеличен на величину Х_i, так как импульсы f_c пройдут на его счетный вход через элементы И 14 и ИЛИ 16, через который пройдут также импульсы с выхода преобразователя 9, выполнившего преобразование кода Х_ci в число импульсов за первый временной интервал 46 в каждом такте t_i. Во втором временном интервале 46,который начинается во второй половине t_i по сигналу 36, выполняется вычитание кода Х_i-p, который получен за Р тактов t_i ранее до текущего и хранился в блоке 19 в ячейке с адресом А_i. Сигналы A_i формируются счетчиком 30 по импульсам 37 одновибратора 31. Емкость счетчика 30 равна Р и через Р импульсов 37 сигналы A_iповторяются. На временной диаграмме фиг.4 для ее упрощения приведен пример Р 2 и два сигнала адреса А_i 38 и А_i+1 39. По сигналу А_i из блока 19 считывается код Х_i-p, который в преобразователе 9 преобразуется в число импульсов. Эти импульсы с его первого выхода проходят через элемент ИЛИ 16 на счетный вход счетчика 11, а на втором выходе формируются сопровождающие сигналы, которые проходят через элемент ИЛИ 15 на вход реверса счетчика 11, что обеспечивает вычитание поступающих импульсов.

К окончанию t_i в счетчике 11 будет получен код

Х_pi X_p(i-1) + X_i X_i-p

Этот код представляет собой сумму кодов Х_i, полученную за прошедшие р тактов, а величина Х_pi будет равна X_pi= X_i= U_x(t)dt , она соответствует среднему значению U_x(t) за временной интервал Т_и. С окончанием очередного такта t_i по импульсу 35 происходит запись полученного результата Х_pi в регистр 12, с выходов разрядов которого он передается по шине 3, а его готовность по командной шине 4 подтверждает сигнал 37. По импульсу 35 изменяется код на Х_к(i+1) в ЦАП 7, записывается значение Х_с(i+1) в преобразователь 9 и X_i в ячейку с адресом А_i блока 19, после чего с задержкой на время элемента 17 в счетчик 10 записывается код Х_c(i+1) и с этого начинается последующий t_i+1 такт работы АЦП.

При отрицательном значении U_п по импульсам f_ср включается режим реверса в счетчиках 10 и 11, для, последнего пройдя через элемент ИЛИ 15, и величина Х_пi в этих счетчиках вычитается.

Как и в прототипе, АЦП имеет блок 18 фиксации скорости изменения входного сигнала. Но в отличие от прототипа, где формируются последовательные циклы работы с длительностью Т_п рt_i, в каждом из которых определяется величина приращения кода результата преобразования и фиксируется превышение допустимой величины, в данном АЦП использован другой принцип его построения. При увеличении скорости изменения U_x(t), приводящей к тому, что величина U_п и соответствующая ей частота ПНЧ 5 становятся предельно допустимыми, в блоке 18 формируется сигнал 45 перехода на "грубый" режим работы, чтобы исключить дополнительные погрешности результата преобразования от нелинейных искажений в ПНЧ 5.

Если в последнем сохранить S-кратный запас по максимальной частоте, как в прототипе, т.е. ПНЧ 5 будет выполнять с требуемой точностью преобразование напряжения U_пm, которое может быть увеличено в S раз по сравнению с максимальным входным сигналом, преобразуемым в частоту f_m, то максимально допустимая частота ПНЧ 5 будет равна f_cm S^.f_m.

Для формирования сигнала 45 в блоке 18 с каждым импульсом f_cзапускается одновибратор 22 с длительностью выходного сигнала 42, равной t_г 1/f_cm. При f_c > f_cm последующий импульс f_c синхронизатора проходит через элемент И 25, устанавливает в единицу триггер 23 и, проходя через элемент ИЛИ 27 (первый импульс 43), запускает одновибратор 21. Его выходной сигнал 45 в делителе 6 изменяет коэффициент деления, равный единице, на К_д, уменьшая в Кд раз уровень сигналов, преобразуемых ПНЧ 5, он не разрешает работу элемента И 24.

Переключение на "грубый" режим работы означает, что квант АЦП увеличен в К_д раз, и для получения результата преобразования в старших разрядах счетчика 11 он должен быть равен кванту ЦАП _q q. а К_д= q. В этом случае импульсы fc должны подсчитываться в старших разрядах счетчиков 10 и 11, на входы которых они проходят через элемент И 13, открытый сигналом с единичного выхода триггера 23. Если за время t_i ПНЧ 5 в этом режиме сформирует Х_пгi импульсов: X_пгi= K [U_x(t)-U_ki]dt, то при их подсчете в старших разрядах счетчиков 10 и 11, имеющих вес q, будут получены коды Х_гi и Х_ргi, в которых значащими являются только старшие разряды (младшие разряды учитывать не надо) и результаты являются "грубыми" с квантом преобразования _q q^. _.

Для перехода с "грубого" на "точный" режим работы длительность сигнала одновибратора 21 устанавливается равной t_г, величина которой выбирается из условия, что за это время ПНЧ 5 сформирует только один импульс, преобразуя сигнал U_пm S^. _q Sq соответствующий допустимому для ПНЧ 5 напряжению в "точном" режиме. Из этого условия можно определить длительность t_г t_т= 1, откуда t_T T_и/S.

В случае, когда за время t_г после прошедшего импульса 43 не был сформирован ПНЧ 5 очередной импульс 40 и не было импульса f_c. продолжение запусков одновибратора 21 не происходит и сигнал 45 снимается. Это приводит к установлению К_д= 1 в делитель 6, к закрытию элемента И 24 и разрешению работы элемента И 26, через который проходит импульс f_c, запуская одновибратор 22 и устанавливая в нулевое состояние триггер 23. Появление его выходного сигнала 44 означает, что в АЦП включился "точный" режим работы, но последний импульс 40 сформирован при наличии коэффициент К_д в делителе 6 и только последующие ПНЧ 5 будут формироваться при величине кванта _, соответствующей "точному" режиму работы АЦП, и они будут подсчитываться в младших разрядах счетчиков 10 и 11. При этом соответствующий "точному режиму работы результат Х_рi будет получен после последовательного выполнения р тактов t_i, в которых не было ни одного результат Х_ргi, в результате преобразования с окончанием всех предыдущих тактов, кроме последнего, будут еще иметь значение Х_ргi. Для фиксации этого импульс 35 проходит через элемент И 33, работа которого разрешена сигналом с единичного выхода триггера 23 включения "грубого" режима, и импульсом 47 запускает одновибратор 32. Если следующий импульс 35 появляется при сигнале "грубого" режима, то он повторно запускает одновибратор 32, выходной сигнал 48 которого имеет длительность, большую рt_i. Поэтому только через р импульсов t_i результат будет Х_рi, а до этого они будут Х_ргi. Об этом информация передается по командной шине 4 с помощью импульса 49, которые сопровождают импульсы 37 и формируются по последним в элементе И 34, открытым сигналом 48. Таким образом в ЦАП с окончанием каждого такта t_i формируется результат преобразования, соответствующий среднему значению U_х(t) за прошедшее время Т_и. Информация о точности, с которой получен этот результат, является он "точным" с квантом или "грубым" с квантом q_., автоматически формируется в АЦП и передается в виде сопровождающего сигнала по командной шине. Заявляемый АЦП по сравнению с прототипом имеет преимущества, которые при его реализации дадут положительный технический эффект. Описание преимуществ и этого эффекта целесообразно выполнить одновременно с их количественной оценкой, исходя из условия, что основные параметры прототипа сохраняются в реализуемом АЦП. В качестве этих параметров можно использовать следующие данные, приведенные в примере реализации прототипа Т_и 20 мс, р 16, t_i 1,25 мс, число двоичных разрядов результата преобразования 14 (среди них 7 разрядов старших), кванты преобразования 2^-14U_xm и _q2^-7U_xm, соответствующие им погрешности в "точном" и "грубом" режимах не превышают 0,01% U_xm и 0,8% U_xm, максимальная частота работы ПНЧ f_сm 25,6 кГц, запас по частоте ПНЧ S 4, что соответствует частоте f_m 6,4 кГц при преобразовании ПНЧ напряжения U_xm.

Одно из преимуществ предлагаемого АЦП по сравнению с прототипом состоит в том, что в нем не накладываются ограничения на скорость изменения преобразуемого напряжения U_x(t), так как переход с "точного" режима на "грубый" происходит сразу при получении в ПНЧ частоты, превышающей f_cm, и дополнительные погрешности, из-за которых в прототипе накладывались эти ограничения не возникают.

В прототипе при работе в "точном" режиме затраты времени на определение скорости изменения U_x(t) составляют величину T_и. Поэтому для исключения дополнительных погрешностей, которые могут иметь место при превышении допустимой скорости изменения U_x(t) из-за нелинейных искажений при работе ПНЧ на более высокой частоте, чем f_сm, скорость изменения U_x(t) для рассматриваемого примера не должна превышать 5,12% U_xm за T_и. Это определяется тем, что код в АЦП изменяется через временной интервал T_и и за это время преобразуемое ПНЧ напряжение не должно превышать величину U_пm 4^.27 512 0,01% U_xm 5,12% U_xm.

В предлагаемом АЦП смена кода в АЦП выполняется через время t_i= T_и, поэтому при величине U_пm через 4t_i напряжения U_п и U_п будут скорректированы на квант _q, а это означает, что скорость изменения U_x(t), при которой будет происходить переключение режима работы ЦАП, увеличивается в рассматриваемом примере до 8,96% U_xm за I_и, т.е. переход с "точного" на "грубый" режим будет выполняться при достижении скорости изменения U_x(t), увеличенной по сравнению с прототипом почти в два раза.

В предлагаемом АЦП сокращены затраты времени на переключение его режимов работы, что обеспечивает получение более полной информации о величине U_x(t) в эти переходные интервалы времени.

Если в прототипе переход с "точного" на "грубый" режим требует затрат времени T_и, то в предлагаемом АЦП эти затраты времени отсутствуют, так как это происходит сразу при появлении f_сm. Обратная смена режима работы прототипа требует времени T_и на определение возможности этого перехода, после чего только выполняется замена "грубых" результатов Х_гi в блоке запоминания на "точные" Х_i. В предлагаемом АЦП этот переход осуществляется за время Т_п/S, т.е. в S раз быстрее, или в 4 раза сокращаются потери времени на этот переход для рассматриваемого примера реализации данного АЦП и на t_i ранее будут формироваться "точные" результаты Х_рi.

Все это показывает, что предлагаемый АЦП будет иметь при использовании преимущества по сравнению с прототипом благодаря сокращению затрат времени на переключение режимов работы и исключению ограничений на скорость изменения преобразуемого напряжения. В предлагаемом АЦП решается поставленная перед ним задача по устранению недостатка прототипа и достигается технический эффект по повышению его быстродействия.

Реализация предлагаемого АЦП не вызывает каких-либо трудностей, так как его можно выполнить на узлах прототипа. При этом необходимо учесть, что из-за формирования за t_i среднего значения U_x(t), а не его превращения относительно Х_р(i-1), как было в прототипе, число разрядов в счетчике 10, в преобразователе 9 и в ячейках блока 19 должно быть увеличено с 5 до 10 двоичных разрядов, а это, в свою очередь, требует повышения частоты f_ги генератора 28. Если в прототипе для формирования очередного значения Х_рi было необходимо в счетчике 11 выполнить вычитание Х_п(i-p) и подсчет S_i импульсов от преобразователя 9, общее число которых не превышало 2⁶, то в данном АЦП за время t_iнеобходимо прибавить или вычесть Х_i-p импульсов, максимальное число которых равно 2¹⁰.

Поэтому частота f_ги должна быть увеличена в 32 раза, и такт работы t_ги 1/f_ги должен быть равен t_ги= 2^-120 мс2⁴2^-10= 0,625 мкс, т.е. величина f_ги 1,6 мГц. Соответственно на работу с такой частотой должна быть рассчитана элементная база реализуемых узлов АЦП. Среди них синхронизатор 8 может быть выполнен полностью по схеме прототипа или же по аналогичной схеме, в которой по сигналам от ПНЧ 5 сначала формируются короткие импульсы и относительно их при совпадении с импульсами f_ги выполняется сдвиг выходных импульсов. Преобразователь кода в число импульсов по сравнению с прототипом может быть упрощен, так как от него не требуется преобразования отрицательных кодов из-за того, что все коды Х_i > 0. Преобразователь 9 может быть выполнен по схеме, аналогичной преобразователю прототипа, на основе коммутатора, с помощью которого преобразуемые коды с его входов записываются в счетчик, а он работает на вычитание от импульсов f_ги и до получения нулевого кода; Число импульсов, необходимых для этого, будет равно преобразуемому коду и они могут использоваться в качестве выходных импульсов преобразователя 9. Сопровождающие их импульсы реверса при преобразовании кода Х_i-p, который должен вычитаться в счетчике 11, могут быть сформированы с помощью элемента И, работа которого разрешается только после прихода сигнала A_i, например, с помощью импульса одновибратора, запускаемого последним.