устройство слежения за задержкой шумоподобных сигналов

Классы МПК:H04L7/02 регулирование скорости и(или) фазы с помощью принятых кодовых сигналов, которые не содержат особой синхронизирующей информации 
Автор(ы):, ,
Патентообладатель(и):Московский технический университет связи и информатики
Приоритеты:
подача заявки:
1990-08-27
публикация патента:

Использование: в радиотехнике, в радиотехнических системах, осуществляющих обработку шумоподобных сигналов. Сущность изобретения: устройство содержит дискриминатор, первый, второй сумматоры, решающий блок, блок корреляционной обработки, блок управления, регистр с обратными связями, блок задержки, блок перемножителей, блок сумматоров по модулю два, перестраиваемый генератор тактовых импульсов, блок отбора максимума. Цель - повышение помехоустойчивости при многолучевом приеме. 2 з. п. ф-лы, 4 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

Формула изобретения

1. УСТРОЙСТВО СЛЕЖЕНИЯ ЗА ЗАДЕРЖКОЙ ШУМОПОДОБНЫХ СИГНАЛОВ, содержащее последовательно соединенные блок корреляционной обработки, решающий блок, блок управления, регистр сдвига с обратными связями и блок задержки, а также блок перемножителей, перестраиваемый генератор тактовых импульсов, первый и второй сумматоры и дискриминатор, первый вход которого соединен с первым входом блока корреляционной обработки и является входом устройства, а первый выход дискриминатора через перестраиваемый генератор тактовых импульсов подключен к второму входу блока управления, при этом первые выходы блока задержки и регистра сдвига с обратными связями подключены к входам второго сумматора, выход которого подключен к второму входу блока корреляционной обработки, а выходы блока перемножителей подключены к входам первого сумматора, выход которого подключен к второму входу дискриминатора, отличающееся тем, что введены блок отбора максимума и блок сумматоров по модулю два, к первому входу которого подключен вход регистра сдвига с обратными связями, а к вторым и третьим входам блока сумматоров по модулю два подключены вторые выходы соответственно блока задержки и регистра сдвига с обратными связями, первые выходы которых подключены соответственно к третьим и четвертым входам блока корреляционной обработки, второй выход которого подключен к третьему входу дискриминатора, а третьи выходы блока корреляционной обработки подключены к первым входам блока перемножителей, к вторым входам которого подключены выходы блока сумматоров по модулю два, при этом четвертые выходы блока корреляционной обработки подключены к входам блока отбора максимума, выход которого подключен к третьему входу блока управления.

2. Устройство по п.1, отличающееся тем, что дискриминатор содержит последовательно соединенные первый перемножитель, полосовой фильтр, второй перемножитель и фильтр нижних частот, выход которого является выходом дискриминатора, первым, вторым и третьим входами которого является соответственно первый и второй входы первого перемножителя и второй вход второго перемножителя.

3. Устройство по п.1, отличающееся тем, что блок корреляционной обработки содержит последовательно соединенные перемножитель, полосовой фильтр, детектор огибающей и фильтр нижних частот, а также n каналов, где n = 2,4,..., каждый из которых содержит последовательно соединенные первый перемножитель, первый полосовой фильтр, первый детектор огибающей, первый фильтр нижних частот, пороговый элемент и ключ, при этом первые входы первых перемножителей всех n каналов соединены между собой и с первым входом перемножителя и являются первым входом блока корреляционной обработки, вторым входом которого является второй вход перемножителя, при этом вторые входы первых перемножителей с первого по n/2 каналов являются третьими входами блока корреляционной обработки, четвертыми входами которого являются вторые входы первых перемножителей с (n/2 + 1)-го по n-й канал, при этом выход первого фильтра нижних частот каждого из n каналов подключен к второму входу ключа соответствующего канала, причем выход фильтра нижних частот и выход полосового фильтра являются соответственно первым и вторым выходами блока корреляционной обработки, третьими выходами которого являются выходы ключей n каналов, а выходы первых фильтров нижних частот n каналов являются четвертыми выходами блока корреляционной обработки.

Описание изобретения к патенту

Изобретение относится к радиотехнике и может быть использовано в радиотехнических системах, осуществляющих обработку шумоподобных сигналов.

Известно устройство слежения за задержкой шумоподобных сигналов, содержащее дискриминатор и коррелятор, входы которых соединены, а выходы подключены к входам решающего блока, выход которого подключен через последовательно соединенные блок управления и регистр сдвига с обратными связями к вторым входам дискриминатора и коррелятора, причем выход регистра сдвига с обратными связями регистра сдвига подключен к входу блока задержки, выходы которого подключены через первый сумматор к второму входу дискриминатора, а через второй сумматор, дополнительные выходы которого соединены с одноименными входами регистра сдвига с обратными связями, к второму входу коррелятора [1]

Однако известное устройство обладает недостаточной помехоустойчивостью вследствие малой крутизны дискриминационной характеристики.

Наиболее близким техническим решением является устройство слежения за задержкой, содержащее дискриминатор и коррелятор, первые входы которых объединены, а выход коррелятора подключен к первому входу решающего блока, первый выход которого подключен через первый вход последовательно соединенных блока управления и регистра сдвига с обратными связями к входу блока задержки, выходы которого, а также выходы каждого разряда регистра сдвига с обратными связями подключены к входам второго сумматора, выход которого подключен к второму входу коррелятора, а выход первого сумматора подключен к второму входу дискриминатора, при этом формирователь весовых коэффициентов и блок перемножителей соединены последовательно, причем выход дискриминатора подключен к входу решающего блока через измеритель дисперсии ошибки и к дополнительному входу блока управления через перестраиваемый генератор тактовых импульсов, дополнительный выход решающего блока подключен к входу формирователя весовых коэффициентов, а выходы соответствующих разрядов регистра сдвига с обратными связями и выходы блока задержки соединены с соответствующими входами первого сумматора через блок перемножителей [2]

Однако известное устройство не обладает достаточной помехоустойчивостью при многолучевом приеме.

Цель изобретения повышение помехоустойчивости при многолучевом приеме.

На фиг.1 представлена структурная электрическая схема устройства слежения за задержкой шумоподобных сигналов; на фиг.2 структурная схема дискриминатора; на фиг. 3 электрическая схема блока корреляционной обработки; на фиг.4 структурная схема блока отбора максимума.

Устройство слежения за задержкой шумоподобных сигналов содержит дискриминатор 1, первый сумматор 2, решающий блок 3, блок 4 корреляционной обработки, второй сумматор 5, блок 6 управления, регистр 7 сдвига с обратными связями, блок 8 задержки, блок 9 перемножителей, блок 10 сумматоров по модулю два, перестраиваемый генератор 11 тактовых импульсов, блок 12 отбора максимума, дискриминатор 1 содержит первый перемножитель 13, полосовой фильтр 14, второй перемножитель 15, фильтр 16 нижних частот, блок 4 корреляционной задержки содержит перемножитель 17, полосовой фильтр 18, детектор 19 огибающей, фильтр 20 нижних частот, n каналов, каждый из которых содержит первый перемножитель 21, первый полосовой фильтр 22, детектор 23 огибающей, первый фильтр 24 нижних частот, пороговый блок 25, ключ 26, блок 12 отбора максимума содержит дискриминатор 27 максимальной амплитуды, дешифратоp 28.

Устройство слежения за задержкой шумоподобных сигналов работает следующим образом.

Псевдослучайный входной сигнал, за которым необходимо осуществлять слежение, поступает одновременно на первый вход дискриминатора 1 и первый вход блока 4 корреляционной обработки. В качестве одного из опорных сигналов блока 4 корреляционной обработки используется сигнал, фильтруемый с помощью регистра 7 сдвига с обратными связями и блока 8 задержки, которые затем суммируются в сумматоре 5. Опорными сигналами каждого канала блока 4 корреляционной обработки являются сигналы, поступающие на входы первых перемножителей 211-21n каналов с первых выходов блока 8 задержки и регистра 7 сдвига с обратными связями.

Процесс синхронизации осуществляется в два этапа.

На первом этапе осуществляют поиск максимума сигнала, формируемого на первом выходе блока 4 корреляционной обработки, и пока это напряжение не превышает установленный порог, на выходе решающего блока 3 присутствует сигнал "0". При этом в блоке 6 управления осуществляется вычитание импульсов из последовательности тактовых импульсов, формируемых перестраиваемым генератором 11 тактовых импульсов, т.е. происходит дискретная перестройка работы регистра 7 сдвига с обратными связями.

Когда максимум зафиксирован, необходимо псевдослучайную последовательность, формируемую регистром 7 сдвига с обратными связями, переместить так, чтобы наибольший по величине сигнал формировался на выходе первого канала блока 4 корреляционной обработки. Для этого сигналы с четвертых выходов блока 4 корреляционной обработки поступают на входы блока 12 отбора максимума, который также определяет и номер канала с максимальным сигналом, т.е. определяет величину задержки сигнала с выхода регистра 7 сдвига с обратными связями, которая осуществляется через блок 6 управления. На выходе блока 12 отбора максимума формируется сигнал такой длительности, на которую необходимо задержать псевдослучайную последовательность. Этот сигнал, поступая на второй вход блока 6 управления, запрещает на время его длительности прохождение тактовых импульсов с перестраиваемого генератора 11 тактовых импульсов на вход регистра 7 сдвига с обратными связями. Далее происходит формирование опорного сигнала дискриминатора 1. В блоке 10 сумматоров по модулю два осуществляется слежение псевдослучайных последовательностей, формируемых на вторых выходах блока 8 задержки и регистра 7 с обратными связями с меандром тактовой частоты. Каждый сигнал, поступающий в блок 9 перемножителей, с выходов блока 10 сумматоров по модулю два перемножается с определенным весовым коэффициентом, который определится величиной сигнала с выхода соответствующего канала блока 4 корреляционной обработки при условии превышения им заданного порога.

Сигналы с выхода блока 9 перемножителей подаются на входы первого сумматора 2, с выхода которого снимается опорный сигнал дискриминатора 1. Плавная перестройка перестраиваемого генератора 11 тактовых импульсов осуществляется по величине выходного направления дискриминатора 1.

Класс H04L7/02 регулирование скорости и(или) фазы с помощью принятых кодовых сигналов, которые не содержат особой синхронизирующей информации 

устройство синхронизации в системе радиосвязи с программной перестройкой рабочей частоты -  патент 2510933 (10.04.2014)
устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок -  патент 2486682 (27.06.2013)
дискриминатор для синхронизации по задержке в-частотного дискретно-кодированного сигнала -  патент 2479139 (10.04.2013)
устройство синхронизации несущей и опорной частот в канале связи со значительными частотными нестабильностями и ограничениями на энергетику -  патент 2451408 (20.05.2012)
способ и устройство формирования сигналов квадратурной амплитудной манипуляции -  патент 2439819 (10.01.2012)
не допускающая сбоев схема мультиплексора синхросигналов и способ работы -  патент 2404517 (20.11.2010)
способ синхронизации микрокомпьютеров, например бортовых компьютеров, параллельно работающих в сети -  патент 2390953 (27.05.2010)
способ и устройство синхронизации псевдослучайных последовательностей -  патент 2320080 (20.03.2008)
временной дискриминатор устройства тактовой синхронизации -  патент 2314646 (10.01.2008)
устройство поиска широкополосных сигналов -  патент 2313183 (20.12.2007)
Наверх