квадратор

Формула изобретения

КВАДРАТОР, содержащий блок извлечения квадратного корня и первый управляемый усилитель, выход которого является выходом квадратора, входом которого является вход блока извлечения квадратного корня, отличающийся тем, что в него введен второй управляемый усилитель, управляющий вход которого соединен с управляющим входом управляемого усилителя и подключен к выходу блока извлечения квадратного корня, информационные входы первого и второго управляемых усилителей соединены соответственно с выходом второго управляемого усилителя и входом квадратора.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может применяться в качестве функционального преобразователя, когда требуется измерять с высокой точностью значение квадрата входной величины, изменяющейся в большом динамическом диапазоне в режиме малого сигнала.

Известны квадраторы [1,2] использующие нелинейные участки характеристик полевых транзисторов, содержащие их в цепях обратной связи операционного усилителя.

Такие устройства просты и экономичны в реализации, однако точность преобразования недостаточна и ухудшается при изменении окружающей температуры, особенно в режиме малого сигнала.

Известно устройство [3] содержащее сумматор, делитель входного напряжения, источник смещения и полевой транзистор, выходной ток которого пропорционален квадрату входного напряжения. Недостатки аналогичны тем, что и в устройствах [1, 2]

Известно устройство [4] для возведения в квадрат, содержащее опорный генератор, два интегратора, нуль-орган, на один из входов которого подается входной сигнал, и пиковый детектор, выходной напряжение которого пропорционально квадрату входного напряжения.

Недостатки дрейф интеграторов и, как следствие, увеличение погрешности при уменьшении величины входного сигнала.

Наиболее близким к предложенному техническим решением, принятым за прототип, является квадратор [5a] содержащий множительно-делительное устройство, осуществляющее умножение входной величины самое на себя, с цепью обратной связи для блока деления, у которого выход подключен к выходу квадратора.

Недостатком такого квадратора является то, что при уменьшении входного сигнала увеличивается погрешность квадратичной зависимости выходного сигнала от входного, так как малому приращению входной величины должно соответствовать приращение очень малой величины на выходе. При прямом преобразовании такую зависимость в режиме малого сигнала выполнить весьма трудно.

Целью изобретения является увеличение точности в режиме малого сигнала.

Для этого в квадратор, содержащий множительно-делительное устройство, первый вход которого подключен к входу квадратора, а выход к выходу квадратора, дополнительно введено устройство для извлечения квадратного корня, вход которого подключен к входу квадратора, а выход к второму входу множительно-делительного устройства; множительно-делительное устройство содержит последовательно соединенные два управляемых делителя напряжения, вход первого из которых подключен ко входу множительно-делительного устройства, а выход второго подключен к выходу множительно-делительного устройства, второй вход последнего подключен к вторым (управляющим) входам управляемых делителей напряжения.

Сущность изобретения заключается в том, что прямая квадратичная зависимость выходного сигнала от входного заменена на тождественную зависимость, которая определяется при сравнении входного напряжения с выходным напряжением устройства для извлечения квадратного корня. При увеличении входного сигнала от нуля до единицы функция корня квадратного имеет чувствительность в десятки раз больше, чем квадратичная функция, поэтому погрешность в режиме малого сигнала снижается.

Структурная схема квадратора представлена на фиг.1. Квадратор содержит блок 1 извлечения квадратного корня; множительно-делительное устройство 2. Входы блока 1 извлечения квадратного корня и множительно-делительного устройства 2 соединены между собой и подключены к входу квадратора. Выход блока 1 извлечения квадратного корня подключен к второму (управляющему) входу множительно-делительного устройства 2, выход последнего подключен к выходу квадратора.

Структурная схема множительно-делительного устройства представлена на фиг.2. В его состав входят первый управляемый делитель напряжения 3 и второй управляемый делитель напряжения 4. Вход первого управляемого делителя напряжения 3 подключен к входу множительно-делительного устройства 2, а выход соединен со входом второго управляемого делителя напряжения 4, выход которого подключен к выходу множительно-делительного устройства 2. Вторые (управляющие) входы управляемых делителей напряжения 3 и 4 соединены между собой и подключены к второму входу множительно-делительного устройства 2.

Для получения квадратичной зависимости выходного сигнала от входного в режиме малого сигнала входная величина сравнивается с величиной, равной корню квадратному из входной величины, после чего входная величина уменьшается дважды во столько раз, во сколько раз значение корня квадратного больше значения входной величины.

Указанный способ вычисления реализуется в заявляемом устройстве следующим образом. Входное напряжение U_вх. соответствующее величине Х, поступает на входы блока 1 извлечения квадратного корня и множительно-делительного устройства 2. На выходе блока 1 извлечения квадратного корня получают напряжение U₁, которое можно записать так:

U₁ U_вх(max)K₁, (1) где U_вх(max) максимальное напряжение на входе;

К₁ коэффициент передачи, равный К U_вх/. Тогда уравнение (1) можно записать в следующем виде:

U₁=U_вх(max)(U_вх/) (2)

Напряжение U₁ управляет коэффициентом передачи К₂, который имеет множительно-делительное устройство 2, напряжение на выходе которого можно представить следующим образом:

U_вых U_вх К₂. (3)

Коэффициент К₂ можно представить, как К₂ К₃ К₄, где К₂ и К₃ коэффициенты передачи управляемых делителей напряжений 3 и 4 соответственно. Следовательно, напряжения, получаемые на их выходах, можно представить следующим образом:

U₃ U_вх К₃, (4)

U₄ U₃ K₄. (5)

Напряжение U₁ одновременно поступает на управляющие входы управляемых делителей напряжений и определяет значение коэффициентов К₃и К₄ одновременно, причем при управляющем напряжении U₁ U_вх(max)коэффициенты К₃ и К₄ равняются единице, а при U₁ 0 эти коэффициенты равны нулю.

Следовательно, можно представить К₃ и К₄ в следующем виде:

K₃ K₄ U₁/U_вх(max). (6) После подстановки выражения (6) в формулы (4) и (5) и, учитывая выражение (2), получим соответственно:

U₃=U_вхU₁/U_вх(max)=U_вх[U_вх(max)/U_вх(max)][U_вх/]U_вхU_вх/. (7)

U₄=[U_вхU_вх/][U_вх/] (8)

Таким образом, из (8) получили окончательно:

U_вых U_вх². (9)

В этом квадраторе ошибка вычисления определяется ошибкой блока 1 извлечения квадратного корня и управляемых делителей напряжений 3 и 4. При выборе прецизионными этих блоков погрешность преобразования будет составлять примерно 0,1-0,2% Другим преимуществом устройства является то, что амплитуды входных сигналов могут изменяться в широком динамическом диапазоне в режиме малого сигнала, т. к. чувствительность функции корня квадратного гораздо выше, чем чувствительность самой квадратичной функции.

Таким образом, заявляемый квадратор позволяет осуществлять вычисления квадратичной функции в режиме малого сигнала с меньшей погрешностью, чем квадраторы, осуществляющие непосредственное вычисление квадратичной функции.