устройство для управления сопряжением эвм с дисплеем

Формула изобретения

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ СОПРЯЖЕНИЕМ ЭВМ С ДИСПЛЕЕМ, содержащее распределитель импульсов, выходы которого соединены с входами первого делителя частоты, формирователя адреса оперативной памяти, регистра видеоданных, формирователя управляющих сигналов, выходы которого соединены с входами формирователя адреса оперативной памяти, регистра атрибутов изображения, регистра обмена данными и регистра видеоданных, второй делитель частоты, выходы которого и первого делителя частоты соединены с входами формирователя сигналов развертки, выходы которого соединены с выходами устройства и входами формирователя видеосигналов, выход которого является шиной вывода видеоданных устройства, шина ввода данных которого соединена с входом регистра обмена данными, входная адресная шина устройства соединена с входами формирователя управляющих сигналов и формирователя адреса оперативной памяти, выход которого соединен с выходной адресной шиной устройства, выходы регистров атрибутов изображения и видеоданных соединены с входами формирователя видеосигнала, отличающееся тем, что в устройство введены третий делитель частоты, формирователь сигналов обращения к постоянной памяти, регистр ввода данных, буферный регистр атрибутов изображения и буферный регистр видеосигналов, причем шина ввода данных соединена с входами буферных регистров атрибутов изображения и видеоданных, выходы которых соединены с входами регистров соответственно атрибутов изображения и видеоданных, выход регистра обмена данными и вход регистра ввода данных соединены с шиной обмена данными, входная адресная шина соединена с входом формирователя сигналов обращения к постоянной памяти, выходы которого соединены с выходом устройства и входом формирователя управляющих сигналов, выходы которого соединены с входами формирователя адреса оперативной памяти, буферных регистров атрибутов изображения и видеоданных и регистра ввода данных, выходы которого соединены с выходами устройства и входом формирователя видеосигнала, выходы первого и второго делителей частоты соединены с входами формирователя адреса оперативной памяти и формирователя управляющих сигналов, выходы и входы которого являются выходами и входами устройства, выход второго делителя частоты через третий делитель частоты соединен с входом формирователя видеосигнала.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано для управления выводом информации на цветной дисплей при сопряжении микроЭВМ с дисплеем.

Известно устройство [1] содержащее формирователь управляющих сигналов, формирователь сигналов управления разверткой, формирователь видеосигналов, формирователь адреса оперативной памяти и формирователь сигнала обращения к постоянной памяти.

Это устройство обладает широкими функциональными возможностями, однако имеет достаточно сложную структурную схему и большой объем оборудования.

Наиболее близким к изобретению является устройство [2] содержащее формирователь управляющих сигналов, формирователь сигналов управления разверткой, формирователь видеоимпульсов, формирователь сигналов обращения к постоянной памяти, формирователь адреса оперативной памяти, регистр атрибутов изображения, регистр видеоданных, распределитель импульсов, первый и второй делители частоты.

Такoе устройство позволяет считывать заданную последовательность кадров, подготовленную заранее в блоке памяти, управление которым независимо от общей последовательности отображаемой информации. Это повышает скорость отображения корректирующей информации, но не позволяет достаточно гибко (с точностью до одного кадра) управлять процессом коррекции отображаемой информации. В конечном итоге это сказывается на эффективности работы системы управления, снижая ее.

Целью изобретения является повышение гибкости дисциплины обслуживания и быстродействия устройства.

Изобретение позволяет оперативно и с большой эффективностью вносить коррекцию в установленную последовательность кадров и в отдельный кадр.

Для этого в устройство, содержащее формирователь управляющих сигналов, формирователь сигналов управления разверткой, формирователь видеосигналов, формирователь адреса оперативной памяти, формирователь сигнала обращения к постоянной памяти, регистр атрибутов изображения, регистр видеоданныхаспределитель видеоимпульсов, первый и второй делители частоты, введен третий делитель частоты, буферные регистры атрибутов изображения, видеоданных, регистр ввода данных и регистр обмена.

На фиг.1 представлен вариант возможного выполнения предлагаемого устройства; на фиг.2 циклограммы сигналов.

Устройство содержит формирователь 1 управляющих сигналов, формирователь 2 видеосигналов, распределитель 3 импульсов, формирователь 4 адреса оперативной памяти, формирователь 5 сигналов развертки, делители 6-8 частоты, формирователь 9 сигналов обращения к постоянной памяти (ПП), регистр 10 атрибутов изображения, регистр 11 видеоданных, буферные регистры 12 и 13 атрибутов изображения и видеоданных соответственно, регистр 14 ввода данных, регистр 15 обмена данными, шину 16 ввода данных, входную адресную шину 17, выходную адресную шину 18, шину 19 обмена данными и шину 20 вывода видеоданных.

Устройство работает следующим образом.

Рабочая область экрана монитора включает 192 строки по 256 строчек в каждой. Для кодирования изображения область экрана внутри рамки разбита на части, занимающие 8 строк по вертикали и 8 точек по горизонтали. Такая часть экрана, включающая 8х8=64 точки, называется знакоместом (ЗМ). Таким образом, в рабочей области экрана монитора располагается 32х24=768 знакомест. Одному ЗМ соответствует 1 байт атрибутов изображения и 8 байт видеоданных. Атрибуты изображения (АИ) хранятся в оперативной памяти (ОП) в области с адресами от 5800Н до 5 AFFH (адрес шестнадцатиричный), а видеоданные (ВД) в области с адресами от 4000Н до 57FFH.

Перед выводом 8 точек знакоместа на экран из ОП считываются по соответствующему адресу атрибуты изображения и видеоданные. Это происходит за время высвечивания на экране предыдущего ЗМ. При переходе вдоль строки к следующему ЗМ происходит смена кода АИ и ВД. Распределение адресов АИ и ВД в пределах рабочей области экрана и принцип формирования видеосигналов R, G, B, I из атрибутов изображения и видеоданных будут описаны ниже.

При подаче микропроцессором (МП) команд 10RQ=0 и WP=0, если нулевой разряд адреса АО=0, происходит запись 5-разрядного кода данных МП в регистр 14. Первые три разряда этого кода определяют цвет рамки. Сигнал с четвертого разряда используется как выходной сигнал для записи информации на магнитофон (OUTTAPE), а с помощью пятого разряда формируется выходной звуковой сигнал (SOUND).

Во время кадрового синхроимпульса (SK=1) формирователь 5 формирует сигнал INT, являющийся запросом на прерывание МП. По этому сигналу МП переходит на подпрограмму опроса внешних устройств, в частности клавиатуры.

Формирователь 1 воспринимает сигналы микропроцессора MPEO, RD, WR, 10RQ, RFSH, MI, а также внутренние сигналы RAS, CAS, AO, CSROM и вырабатывает выходные логические сигналы WE и CS10 и внутренние C1-С6 для управления регистрами 10-15 IA/VD и MP/VD для управления формирователем 4.

Распределитель 3 воспринимает входной сигнал опорной частоты 14 МГц и вырабатывает сигналы частоты: 7 МГц, 3,5 МГц, RAS, CAS и F. Сигнал с частотой 3,5 МГц поступает на вход делителя 6 частоты на 224 для формирования сигнала строчной частоты. Сигнал с частотой 7 МГц используется для тактирования последовательного регистра 11 видеоданных. Сигналы RAS, CAS и F выходные сигналы распределителя 3 с частотой 3,5 МГц.

Формирователь 4 передает на шину 18 и на шину 17 мультиплексированных разрядов адреса считываемого из ОП (записываемого в ОП) байта данных. Переключение старших и младших разрядов адреса происходит по сигналу RAS. Если сигнал выбора между адресом МП и адресом видеоданных и атрибутов изображения MP/VD высокого уровня (MP/VD 1), то на выходы передается адресный код, принимаемый с адресной шины МП. Если сигнал MP/VD низкого уровня (MP/VD 0), то на выходах формируется адресный сигнал экранной области ОП, т.е. адрес атрибутов изображения или видеоданных. Выбор между адресами IA и VD осуществляется сигналом IA/VD: если IA/VD высокого уровня, то выдается адрес атрибута изображения, если IA/VD низкого уровня, то адрес видеоданных.

Формирователь 2R, G, B и I принимает данные из регистров 10 и 11, а также из регистра 14 и шины 19. Эти данные используются для формирования видеосигналов R, G и В. Кроме того, на формирователь 2 видеосигналов поступают сигналы: рамки BORD, мигания MG и смесь гасящих импульсов SG. Сигналы BORD и SG используются соответственно для формирования рамки на экране монитора и для перевода в 3-е состояние выходных сигналов R, G, B и I. Параметры видеосигналов внутри рамки задаются данными из экранной области ОП. Цвет же самой рамки задается трехразрядным двоичным числом, записываемым в регистр 14 с шины 19.

Формирование рамки на экране монитора обеспечивается переводом выходных напряжений R, G, B и I на соответствующие уровни по сигналу BORD, вырабатываемому формирователем 5. Снизу экрана рамка занимает 48 строк, сверху 56 строк (отсчет от начала и конца сигнала кадрового гашения); в правой и левой частях экрана рамка занимает от 56 точек (отсчет от начала и конца сигнала строчного гашения).

Логический видеосигнал (R, G, B) от формирователя 2 в пределах рамки имеет постоянный уровень, задаваемый МП. В пределах действия строчного и кадрового гашений выходы R, G, B, I переходят в третье состояние. Внутри рамки уровни напряжения на этих выходах определяются данными, считываемыми из экранной области ОП. При этом формируется уровень "черного" видеосигналов. Сигнал "мигание" MG имеет частоту в 16 раз ниже частоты кадров и используется для выделения определенного знакоместа на экране монитора (параметры видеосигнала, отмечающего данное ЗМ меняются через каждые 8 кадров).

Делитель 6 частоты на 224 представляет двоичный счетчик, со старшего разряда которого снимается сигнал с периодом строчных видеосинхроимпульсов Tss 64 мкс224/3,5 мкс. Выходные сигналы с разрядов счетчика используются как составляющие адресных сигналов IA и VD, а также для формирования сигналов: строчных синхроимпульсов SS, рамки BORD, строчного гашения, сигнала INT. Кроме того, сигналы с двух младших разрядов подаются на формирователь 1, где они используются для выработки сигналов управления регистрами 10 и 11.

Делитель 8 частоты на 16 вырабатывает сигнал, идущий с частотой в 16 раз ниже кадровой частоты К5 (сигнал мигания MG). Сигнал кадровой частоты поступает на этот элемент с делителя 7 частоты на 320.

Делитель 7 частоты на 320 двоичный счетчик, на вход которого подается сигнал строчной синхронизации SS, а со старшего разряда снимается сигнал кадровой частоты KS 50 Гц. Выходные сигналы с других разрядов счетчика используются как составляющие адреса атрибутов изображения и видеоданных, а также для формирования сигналов KS, INT, BORD и сигнала кадрового гашения.

Формирователь 9 представляет собой схему логического сложения двух старших разрядов адресного кода МП. Результатом этого сложения является сигнал сложения обращения к ПП CSROM, выдаваемый на вход устройства, а также поступающий на формирователь 1.

Регистр 10 представляет собой 8-разрядный параллельный регистр. Байт атрибутов изображения переписывается в этот регистр с регистра 12 по нарастанию сигнала С5. Атрибуты изображения поступают при этом на формирователь 2 сигналов R, G,B и I. Период сигнала C5 равен длительности одного знакоместа.

Регистры 12 и 13 параллельные 8- разрядные регистры, принимающие байт данных с шины 16 по нарастанию сигналов С2 и С1 соответственно. Видеоданные затем переписываются параллельно в последовательный регистр 11, который представляет собой 8-разрядный регистр с параллельной загрузкой по низкому уровню сигнала С4 и последовательной выдачей данных по нарастанию сигнала с частотой 7 МГц. Выходной сигнал с этого регистра поступает на мультиплексор R, G, B и I. Входной код записывается с регистра 13.

Регистр 15 8-разрядный параллельный регистр, принимающий данные с шины 16 по нарастанию сигнала С3. Выходной параллельный код с этого регистра выставляется на шине 19.

Регистр 14 представляет собой 5-разрядный параллельный регистр, принимающий данные с шины 19 по нарастанию сигнала С6. Сигнал с двух старших разрядов этого регистра поступают на выходы устройства в качестве выходных сигналов звука и магнитофона (SOVND и OUTTAPE). Три младших разряда задают цвет рамки и поступают на формирователь 2.

На фиг.2 показаны циклограммы сигналов, непосредственно связанных с формированием видеосигналов и, следовательно, с опросом ОП. Сигналы RAS и CAS являются сигналами обращения к ОП. При этом младшие разряды адресного кода (Ам) воспринимаются микросхемами динамического ЗУПВ по спаду сигнала RAS, а старшие разряды (As) по спаду сигнала CAS. Поэтому формирователь 4 должен обеспечивать коммутацию на выходы младших и старших разрядов адреса по внутреннему сигналу RAS. Кроме того, на адресных выходах должны поочередно вытесняться адреса атрибутов изображения (Aia и Aia*) и видеоданных (Avd, Avd*). Переключение этих адресных кодов осуществляется с помощью сигнала AI/VD: при AI/VD 1 выбирается и передается на выход адрес атрибутов изображения, а при AI/VD 0 адрес видеоданных. На фиг.2 приведены возможные циклограммы четырех выходных адресных сигналов устройства AMi, AMj, AMk, AMI. Значения адресных разрядов для этих сигналов приведены в таблице.

Значения разрядов адресных сигналов приведены на фиг.2.

Запись данных в один из регистров 12 и 13 контроллера следует за выставлением адресных кодов на шину 18 и инициацией считывания данных их ОП по сигналам RAS и CAS.

Если был выставлен адрес IA (AI/VD 1), то вырабатывается импульс С2 0 и данные записываются в регистр 12. Если был выставлен адресный код VD(AI/VD 0), то формируется импульс С100 и данные оказываются в регистре 13. Эти процессы чередуются с частотой 1,75 МГц. При этом два акта считывания и записи атрибутов изображения и два акта считывания и записи видеоданных происходят за период вывода одной строки знакоместа (Тzm). Такой порядок работы обеспечивает ввод IA и VD, даже если периодичность процесса нарушается обращением к ОП со стороны микропроцессора. Такое обращение вызывает формирование сигнала МР/VD 1. Этот сигнал обеспечивает коммутацию адресного кода МП на шину 18, запрещает выработку импульсов C1=0 и С2=0 и разрешает выработку импульса С3= 0, что обеспечивает при считывании запись данных в регистр 14. При этом за период знакоместа (Тzm* 8,7 мкс) атрибуты изображения и видеоданные всегда считываются и записываются в регистры 12, 13 и 15 хотя бы один раз.

Сигнал регистра 11, поступая на формирователь 2R, G, B и I, обеспечивает коммутацию: на выход В либо разряда атрибутов изображения IA3, либо IAO, на выход R либо IA4, либо IAI, на выход G либо IA5, либо IA2. При этом выходное напряжение на выходе 1 соответствует значению разряда IA6. Единица, записанная в последний разряд атрибутов изображения IA7 1, вызывает мигание данного знакоместа на экране монитора. Мигание обеспечивается подачей на мультиплексор R, G, B и I прямого кода VDount в течение первых восьми кадров и инверсного кода в течение следующих восьми кадров и т.д. При подаче на формирователь 2 сигнала рамки: BORD 1 на выходах сигналы принимают значения первых трех разрядов регистра 14. Соответственно: B DO; P D1; C D2. При этом на выходе 1 низкий уровень напряжения, т.е. нуль. Во время действия сигнала смесь гасящих импульсов SG 1, все выходы R, G, B, I переводятся в третье состояние.

Каждому знакоместу на экране монитора в пределах, ограниченных рамкой, должны соответствовать адресный код одного байта AI и восемь адресных кодов VD. На формирователь 4 должны поступать сигналы, обеспечивающие формирование адресов, синхронно с разверткой луча на экране монитора. При этом должны соблюдаться определенные принципы соответствия между местом на экране и адресным кодом.

Изобретение позволяет вносить коррективы в отображаемую информацию на уровне отдельных кадров, что повышает гибкость дисциплины обслуживания и позволяет снизить время реакции устройства, т.е. повысить эффективность его использования.