устройство для вычисления симметрических булевых функций

Классы МПК:G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Автор(ы):,
Патентообладатель(и):Супрун Валерий Павлович (BY)
Приоритеты:
подача заявки:
1992-03-11
публикация патента:

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации симметрических булевых функций шести переменных. Устройство содержит два элемента сложения по модулю два, мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре, семь элементов И, шесть информационных входов, семь настроечных входов и один выход. Устройство для вычисления симметрических булевых функций работает следующим образом. На информационные входы поступают двоичные переменные X1- X6 /в произвольном порядке/, на настроечные входы - сигналы настройки U1...U7 соответственно, значения которых принадлежат множеству {0,1}. На выходе реализуется некоторая симметрическая булевая функция устройство для вычисления симметрических булевых функций, патент № 2047894, определяемая вектором настройки U = (U1, U2,..., U6). Достоинством устройства являются широкие функциональные возможности, простая конструкция и высокое быстродействие. 1 ил.
Рисунок 1

Формула изобретения

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИММЕТРИЧЕСКИХ БУЛЕВЫХ ФУНКЦИЙ, содержащее два элемента сложения по модулю два, мажоритарный элемент с порогом два и три элемента И, причем i-й информационный вход устройство для вычисления симметрических булевых функций, патент № 2047894 устройства соединен с i-м входом первого элемента И, мажоритарного элемента с порогом два и первого элемента сложения по модулю два, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с первым настроечным входом устройства, второй настроечный вход которого соединен с первым входом третьего элемента И, отличающееся тем, что оно содержит с четвертого по седьмой элементы И и мажоритарный элемент с порогом четыре, причем второй вход третьего элемента И соединен с выходом мажоритарного элемента с порогом два и первым входом четвертого элемента И, второй вход которого соединен с третьим настроечным входом устройства, четвертый настроечный вход которого соединен с первым входом пятого элемента И, второй вход которого соединен с первым входом шестого элемента И и выходом мажоритарного элемента с порогом четыре, j-й вход которого соединен с j-м информационным входом устройство для вычисления симметрических булевых функций, патент № 2047894 устройства, пятый настроечный вход которого соединен с вторым входом шестого элемента И, третий вход которого соединен с третьим входом четвертого элемента И и выходом первого элемента сложения по модулю два, пятый и шестой входы которого соединены с пятым и шестым входами мажоритарного элемента с порогом два, пятым и шестым входами первого элемента И и шестым и пятым информационными входами устройства, шестой настроечный вход которого соединен с первым входом седьмого элемента И, второй вход которого соединен с выходом первого элемента И, выходы второго, третьего, четвертого, пятого, шестого и седьмого элементов И соединены с первого по шестой входами второго элемента сложения по модулю два, седьмой вход которого соединен с седьмым настроечным входом устройства, выход которого соединен с выходом второго элемента сложения по модулю два.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации симметрических булевых функций шести переменных.

На чертеже представлена функциональная схема устройства для вычисления симметрических булевых функций.

Устройство содержит два элемента сложения по модулю два 1 и 2, мажоритарный элемент с порогом два 3, мажоритарный элемент с порогом четыре 4, семь элементов И 5, 6, 7, 8, 9, 10 и 11, шесть информационных входов 12.17, семь настроечных входов 18.24, выход 25.

Устройство для вычисления симметрических булевых функций работает следующим образом. На информационные входы 12.17 поступают двоичные переменные х16 (в произвольном порядке), на настроечные входы 18.24 сигналы настройки u1.u7 соответственно, значения которых принадлежат множеству0, 1} На выходе 25 реализуется некоторая симметрическая бу- лева функция F=F(устройство для вычисления симметрических булевых функций, патент № 2047894) определяемая вектором настройки U=(u1, u2, u7).

Рассмотрим алгоритм настройки. Пусть устройство для вычисления симметрических булевых функций, патент № 2047894s значение F на наборе аргументов х1, х2, х6, содержащем ровно s единиц, т.е. F= устройство для вычисления симметрических булевых функций, патент № 2047894s при х123456=S, s устройство для вычисления симметрических булевых функций, патент № 2047894.

Компоненты вектора настройки U определяются следующим образом:

устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894

П р и м е р. Определим вектор настройки U устройства на реализацию функции

F=F(устройство для вычисления симметрических булевых функций, патент № 2047894)устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894xустройство для вычисления симметрических булевых функций, патент № 2047894 устройство для вычисления симметрических булевых функций, патент № 2047894

Решение. Очевидно, что устройство для вычисления симметрических булевых функций, патент № 2047894(F)(устройство для вычисления симметрических булевых функций, патент № 20478940,устройство для вычисления симметрических булевых функций, патент № 20478941,устройство для вычисления симметрических булевых функций, патент № 20478942,устройство для вычисления симметрических булевых функций, патент № 20478943,устройство для вычисления симметрических булевых функций, патент № 20478944,устройство для вычисления симметрических булевых функций, патент № 20478945,устройство для вычисления симметрических булевых функций, патент № 20478946)= (1, 0, 0, 0, 0, 1, 1). Тогда U(1, 1, 1, 1, 0, 1, 1).

Следовательно, сигнал логической единицы должен быть подан на настроечные входы 18, 19, 20, 21, 23 и 24, а сигнал логического нуля на настроечный вход 22.

Таким образом, устройство реализует все 128 симметрических булевых функций шести переменных.

Сложность (по числу входов логических элементов) предлагаемого устройства равна 45, а быстродействие, определяемое глубиной схемы, -3устройство для вычисления симметрических булевых функций, патент № 2047894 где устройство для вычисления симметрических булевых функций, патент № 2047894 задержка на вентиль.

Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
способ перемножения десятичных чисел -  патент 2525477 (20.08.2014)
устройство формирования переноса в сумматоре -  патент 2525111 (10.08.2014)
функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) -  патент 2524562 (27.07.2014)
параллельный сумматор-вычитатель на нейронах со сквозным переносом -  патент 2523942 (27.07.2014)
способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) -  патент 2523876 (27.07.2014)
устройство фильтрации динамических цифровых изображений в условиях ограниченного объема априорных данных -  патент 2522043 (10.07.2014)
способ и аппаратура для обеспечения поддержки альтернативных вычислений в реконфигурируемых системах-на-кристалле -  патент 2519387 (10.06.2014)
логический преобразователь -  патент 2518669 (10.06.2014)
логический преобразователь -  патент 2517720 (27.05.2014)
Наверх