триггерное устройство

Формула изобретения

1. ТРИГГЕРНОЕ УСТРОЙСТВО, содержащее шину тактовых импульсов, подключенную к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и тактовому входу управляемого уровнем D-триггера, прямой выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого через интегрирующую RS-цепь подключен к информационному входу управляемого уровнем D-триггера, отличающееся тем, что в него введен дополнительный элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а в управляемый уровнем D-триггер дополнительный тактовый вход, соединенный с выходом дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены соответственно с выходом и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

2. Устройство по п.1, отличающееся тем, что управляемый уровнем D-триггер содержит два инвертора, два двухнаправленных ключа и резистор, первый вывод которого является информационным входом D-триггера, второй вывод подключен к входу первого инвертора и к выходам двунаправленных ключей, входы которых соединены с выходом второго инвертора, выход которого является прямым выходом D-триггера, а вход подключен к выходу первого инвертора, управляющие входы первого и второго двунаправленных ключей являются соответственно тактовым и дополнительным тактовым входами D-триггера.

Описание изобретения к патенту

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.

Известно триггерное устройство [1] которое является аналогом заявляемого изобретения. Устройство содержит два инвертора, два элемента И-ИЛИ-НЕ, два резистора, два конденсатора и входную шину. Входная шина устройства подключена к входу первого инвертора и к первым входам первого и второго элементов И-ИЛИ-НЕ. Выход первого инвертора соединен с третьим входом первого элемента И-ИЛИ-НЕ и с четвертым входом второго элемента И-ИЛИ-НЕ. Выход первого элемента И-ИЛИ-НЕ соединен с вторым входом второго элемента И-ИЛИ-НЕ и через второй инвертор с третьим входом второго элемента И-ИЛИ-НЕ. Первые выводы первого и второго резисторов подключены соответственно к выходу второго инвертора и к выходу второго элемента И-ИЛИ-НЕ. Второй вывод первого резистора соединен с четвертым входом первого элемента И-ИЛИ-НЕ и через первый конденсатор с шиной питания устройства. Второй вывод второго резистора подключен к второму входу первого элемента И-ИЛИ-НЕ и через второй конденсатор к шине питания устройства.

Признаками, совпадающими с существенными признаками заявленного изобретения, являются наличие входной шины и интегрирующей RC-цепи.

Недостатком данного устройства является сложность схемы.

Известно триггерное устройство [1] которое является прототипом изобретения и содержит управляемый уровнем D-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегрирующую RC-цепь и шину тактовых импульсов. Шина тактовых импульсов соединена с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с тактовым входом D-триггера. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу интегрирующей RC-цепи, выход которой соединен с информационным входом D-триггера. Прямой выход D-триггера подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Признаками, совпадающими с существенными признаками заявленного изобретения, являются наличие управляемого уровнем D-триггера, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, интегрирующей RC-цепи и шины тактовых импульсов, которая соединена с одним из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с тактовым входом D-триггера, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к входу интегрирующей RC-цепи, выход которой соединен с информационным входом D-триггера, прямой выход которого подключен к другому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Недостатком данного устройства является то, что при превращении в инвертор элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в результате неисправности последнего в отсутствие счетного импульса на входной шине на выходе триггерного устройства появится генерация, т.е. непрерывное несанкционированное переключение. При построении счетчиков на таких триггерных устройствах возникающая в результате указанной неисправности генерация в триггерном устройстве одного из разрядов приведет к несанкционированному переключению триггеров в других разрядах, что ведет к низкой достоверности функционирования.

Целью изобретения является повышение достоверности функционирования.

Цель достигается тем, что в триггерное устройство, содержащее шину тактовых импульсов, подключенную к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и тактовому входу управляемого уровнем D-триггера, прямой выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого через интегрирующую RC-цепь подключен к информационному входу управляемого уровнем D-триггера, введен дополнительный элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а в управляемый уровнем D-триггер дополнительный тактовый вход, соединенный с выходом дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены соответственно с выходом и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Кроме того, управляемый уровнем D-триггер содержит два инвертора, два двунаправленных ключа и резистор, первый вывод которого является информационным входом D-триггера, второй вывод подключен к входу первого инвертора и к выходам двунаправленных ключей, входы которых соединены с выходом второго инвертора, выход которого является прямым выходом D-триггера, а вход подключен к выходу первого инвертора, управляющие входы первого и второго двунаправленных ключей являются соответственно тактовым и дополнительным тактовым входами D-триггера.

Указанная совокупность признаков позволяет повысить достоверность функционирования за счет контроля правильности функционирования элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с помощью дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. При превращении элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в результате неисправности в инвертор происходит замыкание внутренней цепи обратной связи D-триггера через второй двунаправленный ключ. При этом триггерное устройство сохраняет свое состояние независимо от уровня сигнала на информационном входе и генерация на выходе триггерного устройства отсутствует.

На фиг. 1 приведена схема триггерного устройства; на фиг.2 схема управляемого уровнем D-триггера.

Триггерное устройство содержит (см. фиг.1) шину 1 тактовых импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, управляемый уровнем D-триггер 3, интегрирующую RC-цепь, состоящую из резистора 4 и конденсатора 5, дополнительный элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Шина 1 тактовых импульсов соединена с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и с тактовым входом D-триггера 3. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 соединен с первым входом дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и через интегрирующую RC-цепь с информационной шиной D-триггера 3, прямой выход которого подключен к вторым входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Тактируемый уровнем D-триггер 3 содержит (см. фиг.2) первый 7 и второй 8 инверторы, первый 9 и второй 10 двунаправленные ключи, резистор 11, информационный 12, тактовый 13 и дополнительный тактовый 14 входы. Информационный вход 12 через резистор 11 подключен к входу инвертора 7 и к выходам двунаправленных ключей 9 и 10. Выход инвертора 7 соединен с входом инвертора 8, выход которого является прямым выходом управляемого уровнем D-триггера 3 и соединен с входами ключей 9 и 10. Управляющий вход логического ключа 9 подключен к дополнительному тактовому входу 14 D-триггера 3, а управляющий вход ключа 10 соединен с тактовым входом 13 D-триггера. Прямой выход D-триггера 3 является прямым выходом триггерного устройства.

Триггерное устройство работает следующим образом.

В режиме хранения информации на шине 1 присутствует уровень логического "0" и, если триггерное устройство находится в нулевом состоянии, на прямом выходе D-триггера 3 и на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 6 уровень логического "0". Конденсатор 5 разряжен. Ключи 9 и 10 закрыты. Нулевое состояние триггерного устройства поддерживается по внешней цепи обратной связи, состоящей из элементов 7, 8, 2, 4, 11.

Переключение триггерного устройства в единичное состояние происходит следующим образом. На шину 1 подается уровень логической "1", на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 6 появляется уровень логической "1", при этом открываются ключи 9 и 10 и замыкается внутренняя цепь обратной связи, состоящая из элементов 7, 8, 9, 10. С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 через резистор 4 конденсатор 5 заряжается до уровня логической "1". При этом сохраняется нулевое состояние D-триггера 3. По заднему фронту сигнала на шине 1 закрываются ключи 9 и 10, D-триггер 3 воспринимает уровень единицы на информационном входе 12 и переключается в единичное состояние. Конденсатор 5 остается в заряженном состоянии, и единичное состояние триггерного устройства поддерживается по внешней цепи обратной связи.

Аналогичным образом триггерное устройство переключается в нулевое состояние.

Помехоустойчивость триггерного устройства обеспечивается за счет сохранения заряда на конденсаторе 5 во время действия помехи и последующего восстановления состояния триггерного устройства при несанкционированном переключении.

При превращении элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 в инвертор в результате неисправности на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 будет присутствовать уровень логической "1", приводящий к замыканию цепи внутренней обратной связи через ключ 9. При этом триггерное устройство сохраняет свое состояние независимо от уровня сигнала на информационном входе 12 D-триггера 3 и генерация на выходе триггерного устройства отсутствует.

С целью подтверждения возможности осуществления изобретения в институте был изготовлен и испытан лабораторный макет, выполненный по фиг.1 и фиг.2.

Макет триггерного устройства испытан в диапазоне температур от -50 до +60^оС. Проведенные испытания показали осуществимость заявляемого устройства и подтвердили его практическую ценность.