устройство тактовой синхронизации

Формула изобретения

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ, содержащее последовательно соединительные блок быстрого преобразования фурье (БПФ), сумматор, первый блок памяти, вычитатель, переключатель и таймер, выходы которого соединены соответственно с входами второго и третьего блоков памяти, выходы которого соединены с входами управляемого делителя частоты, вход которого соединен с выходом задающего генератора, другой выход сумматора соединен с другим входом вычитателя, отличающееся тем, что, с целью повышения точности тактовой синхронизации, в него введены преобразователь сигналов, выполненный в виде блока БПФ, выходы которого соединены соответственно с входами n корректирующих элементов, и блок выделения сигнала, выполненный в виде 2n элементов памяти, выходы которых соединены с соответствующими входами переключателя, при этом сигнальный вход блока БПФ соединен с сигнальным входом блока БПФ преобразователя сигналов, входы и выходы n корректирующих элементов которого соединены с входами соответствующих 2n элементов памяти блока выделения сигнала, выход переключателя которого соединен с соответствующим входом сумматора.

Описание изобретения к патенту

Изобретение относится к технике электросвязи и может быть использовано в системах передачи дискретной информации для тактовой синхронизации.

Целью изобретения является повышение точности тактовой синхронизации.

На чертеже представлена структурная электрическая схема устройства тактовой синхронизации.

Оно содержит управляемый делитель 1 частоты, в состав которого входят делитель 2 частоты и управляющий элемент 3, задающий генератор 4, первый блок памяти 5, блок быстрого преобразования Фурье (БПФ) 6, сумматор 7, вычитатель 8, переключатель 9, таймер 10, второй и третий блоки памяти 11 и 12, преобразователь сигнала 13, в составе которого блок БПФ 14 и n корректирующих элементов 15₁-15_n, и блок 16 выделения сигнала, содержащий 2n элементов памяти 17₁-17_2n и переключатель 18.

Устройство тактовой синхронизации работает следующим образом.

С помощью управляемого делителя 1 частоты определяются моменты выделения отсчетов из принимаемого сигнала. Решение о добавлении или вычитании необходимого количества импульсов выносится на основании сигнала тактовой ошибки.

Для определения сигнала тактовой синхронизации с каждого единичного интервала сигнала снимается четыре выборки, при этом IV выборка в установившемся режиме приходится между единичными интервалами. Информация о тактовой ошибке сигнала снимается с I и III выборки единичного интервала, а информация о принадлежности выборок к данному единичному интервалу снимается с II и IV выборки.

С помощью 4, 8 и 16 или 32 точечного блока БПФ 6 для тактовой синхронизации преобразуются сигналы первых выборок, затем третьих, далее вторых и четвертых выборок соответствующих единичных интервалов. Разность суммы (без сигнала несущей частоты) в частотной области первой и третьей выборок подается на управляющий элемент 3 управляемого делителя 1 частоты. После суммирования (без несущей частоты) в сумматоре 7 сумма от первых выборок заносится в блок памяти 5. Из этой суммы в вычитателе 8 вычитают сумму третьих выборок (то же без несущей частоты) и разность через таймер 10, блоки памяти 11 и 12 поступает на управляющий элемент 3. По аналогии поступают и с вторыми и четвертыми выборками.

Сигнал на сумматор 7 может быть подан с входа (либо с выхода после вхождения в связь) корректирующих элементов 15₁, 15₂, 15_n через соответствующие элементы памяти 17₁, 17₂, 17_n (17_n+1, 17_n+2, 17_2n) и переключатель 18. Когда преобразователь сигнала 13 работает в частотной области, синхронный детектор не требуется, поскольку несущая частота с сигнала может быть исключена с помощью блока преобразования 13, т.е. несущую частоту можно не подавать на вход блока обратного быстрого преобразования Фурье. В этом случае БПФ 6 может быть изъят, поскольку необходимой сигнал на блок выделения ошибки сигнала синхронизации может быть выделен с выхода БПФ 14 либо с выходов корректирующих элементов 15₁, 15₂, 15_n.

Тогда при вхождении в связь сигнал снимается с выхода БПФ 14, а после вхождения в связь сигнал снимается с выходов корректирующих элементов 15₁, 15₂, 15_n, что позволяет еще больше увеличить точность синхронизации, поскольку с выходов корректирующих элементов сигнал снимается скорректированным. В этом случае с помощью блока БПФ 14 сначала осуществляется выделение сигнала ошибки для синхронизации, а затем те же выборки сигнала с помощью блока БПФ 14 преобразуются для поступления через корректирующие элементы к входу блока БПФ и далее к решающей схеме.

С корректирующих элементов 15 сигналы для блока 7 и сигналы для регулятора корректора записываются в элементы памяти 17 в разные ячейки.