однородная коммутационная структура

Классы МПК:G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Автор(ы):, , , ,
Патентообладатель(и):Минское высшее военное инженерное училище ПВО (BY)
Приоритеты:
подача заявки:
1991-06-05
публикация патента:

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для управления и перераспределения входных потоков данных в параллельно-конвейерных устройствах и однородных структурах, а также для реализации коммутационных функций от произвольного числа переменных. Цель изобретения - упрощение. Структура содержит информационные входы и выходы, управляющие входы, n базовых модулей, каждый из которых содержит i ячеек коммутаций (i=1,n), каждая из которых состоит из двух элементов И, элемента ИЛИ и элемента НЕ. 3 ил., 1 табл.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

Формула изобретения

ОДНОРОДНАЯ КОММУТАЦИОННАЯ СТРУКТУРА, содержащая матрицу ячеек, каждая из которых соединена с ячейками, соседними по строкам, по столбцам и по одной из диагоналей, а каждая ячейка содержит элемент ИЛИ, первый и второй элементы И, элемент НЕ, отличающаяся тем, что диагональный вход ячейки соединен с ее диагональным выходом, с входом первого элемента И и через элемент НЕ с входом второго элемента И, выходы первого и второго элементов И являются соответственно столбцовым и строчным выходами ячейки, столбцовый и строчный входы которой соединены с входами элемента ИЛИ, выходы которого соединены с входами элемента ИЛИ, выходы которого соединены с входами первого и второго элементов И.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для управления и перераспределения входных потоков данных в параллельно-конвейерных устройствах и однородных структурах, а также для реализации коммутационных функций от произвольного числа переменных.

Известно устройство [1] содержащее базовый модуль, включающий два элемента И и элемент ИЛИ, информационные входы, выход и настроечные входы.

Недостатком известного устройства являются узкие функциональные возможности.

Наиболее близкой по технической и функциональной сущности к заявляемой является коммутационная структура [2] содержащая матрицу ячеек, каждая из которых содержит элемент ИЛИ, два элемента И и элемент НЕ.

Недостатком этой структуры является сложность.

Цель изобретения упрощение структуры.

На фиг. 1 изображена функциональная схема однородной коммутационной структуры; на фиг. 2 функциональная логическая схема ячейки коммутации базового модуля.

Структура содержит n информационных входов 11, 12, 1n (n количество входных переменных), n базовых модулей 21, 22, 2n, n информационных выходов 31, 32, 3n, n управляющих входов 41, 42, 4n, причем i-й информационный вход (i однородная коммутационная структура, патент № 2033635 ) структуры соединен с информационным входом i-го базового модуля 2i, информационный выход i-го базового модуля 2i соединен с i-м информационным выходом 3i структуры. Каждый i-й базовый модуль 2i (i 1, n) содержит i ячеек 5ij коммутации (i однородная коммутационная структура, патент № 2033635 индекс, обозначающий номер базового модуля; j однородная коммутационная структура, патент № 2033635 индекс, обозначающий номер ячейки коммутации в базовом модуле), каждая из которых содержит горизонтальные вход 6ij-1 и выход 6ij, вертикальные информационные вход 7i-1j и выход 7ij, управляющий вход 4k (k однородная коммутационная структура, патент № 2033635 ) и выход 4k управляющего сигнала, первый 81 и второй 82 элементы И, элемент ИЛИ 9 и элемент НЕ 10.

Предлагаемая структура функционирует следующим образом.

В статическом состоянии сигналы на информационных и управляющих входах структуры отсутствуют. С выхода структуры снимается неопределенный сигнал, определяемый внутренним состоянием ее схемы.

В динамике на управляющие входы 41, 42, 4n поступает двоичный константный код U1, U2, Un в виде логических "0" и логических "1", который распространяется внутри структуры через соответствующие ячейки коммутации по диагонали. Одновременно с подачей сигналов на управляющие входы на информационные входы 11, 12, 1n подаются соответственно входные сигналы Х1, Х2, Хn, на вертикальные входы (i, j)-х ячеек 5ij коммутации (i однородная коммутационная структура, патент № 2033635 ) каждого базового модуля поступает константа "0". Двоичный код управляющих сигналов U1, U2, Un распространяется по диагонали через соответствующие ячейки коммутации, обеспечивая тем самым настройку всех ячеек коммутации, расположенных на одной диагонали, на одну и ту же функцию.

Каждая ячейка 5ij коммутации выполняет следующие функции:

yi=(xi однородная коммутационная структура, патент № 2033635 xi-1)однородная коммутационная структура, патент № 2033635

Yi=(xi однородная коммутационная структура, патент № 2033635 xi-1)однородная коммутационная структура, патент № 2033635 где хi входная переменная на горизонтальном входе;

xi-1 входная переменная на вертикальном входе;

Uk управляющий сигнал;

yi выходная переменная на горизонтальном выходе;

Yi выходная переменная на вертикальном выходе.

Работу устройства в целом рассмотрим на конкретном примере для n 3. Функциональная схема устройства для n 3 представлена на фиг. 3.

Двоичный код управляющих сигналов по управляющим входам 41, 42, 43подается по диагоналям соответственно на ячейки 511, 522, 533, 532 и 531коммутации, обеспечивая тем самым их настройку на одну и ту же функцию. На информационные входы 11, 12, 13 подаются сигналы Х1, Х2, Х3соответственно. На вертикальные входы ячеек 511, 522, 533 подается константа "0". С выходов 31, 32, 33 в соответствии с конкретными значениями управляющих сигналов снимаются сигналы, логически соответствующие таблице.

Таким образом, предлагаемая структура для управления сопряжением и предварительной обработки информации позволяет преобразовать входные сигналы в один из следующих сигналов на каждом i-м выходе: O, однородная коммутационная структура, патент № 2033635 при i однородная коммутационная структура, патент № 2033635

Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
способ перемножения десятичных чисел -  патент 2525477 (20.08.2014)
устройство формирования переноса в сумматоре -  патент 2525111 (10.08.2014)
функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) -  патент 2524562 (27.07.2014)
параллельный сумматор-вычитатель на нейронах со сквозным переносом -  патент 2523942 (27.07.2014)
способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) -  патент 2523876 (27.07.2014)
устройство фильтрации динамических цифровых изображений в условиях ограниченного объема априорных данных -  патент 2522043 (10.07.2014)
способ и аппаратура для обеспечения поддержки альтернативных вычислений в реконфигурируемых системах-на-кристалле -  патент 2519387 (10.06.2014)
логический преобразователь -  патент 2518669 (10.06.2014)
логический преобразователь -  патент 2517720 (27.05.2014)
Наверх