ячейка однородной одномерной полиномиальной среды

Классы МПК:G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Автор(ы):,
Патентообладатель(и):Дагестанский политехнический институт
Приоритеты:
подача заявки:
1991-05-28
публикация патента:

Изобретение относится к вычислительной технике и технике передачи данных. Ячейка однородной одномерной полиномиальной среды содержит четыре элемента И 13, 16, 17, 20, сумматор 15 по модулю два, триггер 18 и два элемента 2И - ИЛИ 14, 19, соединенные между собой функционально. Ячейка используется при построении однородной полиномиальной среды для создания цифровых фильтров или устройств декодирования циклических кодов. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

ЯЧЕЙКА ОДНОРОДНОЙ ОДНОМЕРНОЙ ПОЛИНОМИАЛЬНОЙ СРЕДЫ, содержащая триггер и четыре элемента И, отличающаяся тем, что в нее введены два элемента 2И - ИЛИ и сумматор по модулю два, первый вход которого является первым информационным входом ячейки, второй информационный вход которой соединен с первым входом первого элемента 2И-ИЛИ, второй вход которого является входом первого разряда кода операции ячейки, вход второго разряда кода операции которой соединен с третьим входом первого элемента 2И-ИЛИ, четвертый вход которого является входом обратной связи ячейки, первый управляющий и тактовый входы которой соединены с первым и вторым входами первого элемента И, выход которого соединен с тактовым входом триггера, информационный вход которого соединен с выходом сумматора по модулю два и с первым входом второго элемента И, второй вход которого соединен с первым входом первого элемента 2И-ИЛИ, выход второго элемента И соединен с первым входом второго элемента 2И-ИЛИ, второй и третий входы которого соединены с вторым управляющим входом ячейки, четвертый вход второго элемента 2И-ИЛИ соединен с выходом триггера и является первым информационным выходом ячейки, второй информационный выход которой соединен с выходом второго элемента 2И-ИЛИ, второй вход сумматора по модулю два соединен с выходом третьего элемента И, первый вход которого соединен с выходом первого элемента 2И-ИЛИ, второй вход третьего элемента И является входом коэффициента полинома ячейки, выход обратной связи которой соединен с выходом четвертого элемента И, первый вход которого соединен с входом второго разряда кода операции ячейки, второй информационный выход которой соединен с вторым входом четвертого элемента И.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и технике передачи данных.

Известна ячейка однородной среды, содержащая элементы И, ИЛИ [1]. Однако эта ячейка не эффективна при реализации булевых функций и не позволяет осуществлять операции в полях Галуа.

Наиболее близкой по технической сущности к предложенной является ячейка однородной среды, содержащая настраиваемый логический элемент, триггеры, элементы И, элементы ИЛИ [2]. Однако данная ячейка имеет сложную конструкцию.

Техническим результатом предложенной ячейки является упрощение конструкции.

На фиг.1 представлена функциональная схема ячейки однородной одномерной полиномиальной среды; на фиг. 2 - схема построения однородной среды на n ячейках.

Ячейка однородной одномерной полиномиальной среды содержит входы 1 и 2 первого и второго разрядов кода операции, первый и второй управляющие входы 3 и 4, вход 5 коэффициента полинома, тактовый вход 6, первый и второй информационные входы 7 и 8, вход 9 обратной связи, выход 10 обратной связи, первый и второй информационные выходы 11 и 12, первый элемент И 13, первый элемент 2И-ИЛИ 14, сумматор 15 по модулю два, второй и третий элементы И 16 и 17, триггер 18, второй элемент 2И-ИЛИ 19 и четвертый элемент И 20, соединенные между собой функционально.

Ячейка работает следующим образом.

В зависимости от значений управляющих сигналов Z1, Z2, Z5 (входы 1, 2, 5) на выходе ячейки реализуются следующие логические функции:

F1 = X1ячейка однородной одномерной полиномиальной среды, патент № 20293542 V ячейка однородной одномерной полиномиальной среды, патент № 20293541X2 при Z1 = Z5 = 1;

F2 = X1ячейка однородной одномерной полиномиальной среды, патент № 20293543 V ячейка однородной одномерной полиномиальной среды, патент № 20293541X3 при Z2 = Z5 = 1;

F3 = X1 при Z5 = 0.

Управляющие сигналы Z1 и Z2 при включении ячейки в однородную полиномиальную среду всегда инверсны. Управляющий сигнал Z5 исключает (Z5 = 0) или включает (Z5 = 1) суммирование по модулю два переменных Х2 и Х3 с переменной Х1.

При работе ячейки в тактируемой однородной полиномиальной среде управляющий сигнал Z4 должен принимать значение Z4 = 1. На тактовый вход 6 ячейки поступают тактовые импульсы, управляющие записью и считыванием результатов в триггере 18. При этом с приходом очередного тактового импульса происходят запись новой информации в триггер и считывание его состояния по одному, двум и всем выходам ячейки в зависимости от значений сигналов на управляющих входах Z1, Z2 и Z3.

При использовании однородной полиномиальной среды для деления в расширении двоичного поля Галуа (цифровой фильтр, устройство декодирования циклических кодов) управляющий сигнал Z2 = 1 и инициирован информационный вход обратной связи Y1 (выход 10). Если в ячейке Z3 = 1, то она определена в однородной среде как информационный выход среды. Выход Y2 (выход 11) используется для информационной связи с последующей ячейкой в однородной среде.

Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
способ перемножения десятичных чисел -  патент 2525477 (20.08.2014)
устройство формирования переноса в сумматоре -  патент 2525111 (10.08.2014)
функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) -  патент 2524562 (27.07.2014)
параллельный сумматор-вычитатель на нейронах со сквозным переносом -  патент 2523942 (27.07.2014)
способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) -  патент 2523876 (27.07.2014)
устройство фильтрации динамических цифровых изображений в условиях ограниченного объема априорных данных -  патент 2522043 (10.07.2014)
способ и аппаратура для обеспечения поддержки альтернативных вычислений в реконфигурируемых системах-на-кристалле -  патент 2519387 (10.06.2014)
логический преобразователь -  патент 2518669 (10.06.2014)
логический преобразователь -  патент 2517720 (27.05.2014)
Наверх