функциональный преобразователь аналог - код

Формула изобретения

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ АНАЛОГ - КОД, содержащий усилитель разности, первый вход которого является входной шиной, второй вход подключен к выходу цифроаналогового преобразователя, а выход - к первому входу блока сравнения, второй вход которого соединен с первым выходом первого генератора импульсов, а выход соединен с информационным входом регистра последовательных приближений, вход начальной установки которого объединен с первым входом первого генератора импульсов и является шиной "Пуск", тактовый вход и выход "Конец преобразования" соединены соответственно с вторыми выходом и входом первого генератора импульсов, а разрядные выходы - с соответствующими входами цифроаналогового преобразователя, второй генератор импульсов, дешифратор, сумматор, два счетчика и элемент И, отличающийся тем, что, с целью повышения точности, в него введены два регистра, сдвиговый регистр, триггер, формирователь и четыре элемента задержки, причем первый выход первого генератора импульсов подключен к входу первого счетчика и через первый элемент задержки - к управляющему входу второго счетчика, выход блока сравнения через второй элемент задержки подключен к первому входу триггера, прямой выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу второго генератора импульсов, а выход - к первому входу сдвигового регистра и счетному входу второго счетчика, вход предварительной установки которого соединен с выходом первого счетчика, а выход через дешифратор подключен к второму входу триггера, инверсный выход которого через формирователь соединен с первым входом первого регистра, через третий элемент задержки - с первым входом второго регистра и через четвертый элемент задержки - с вторым входом сдвигового регистра, выход которого соединен с первым входом сумматора, выход которого подключен к второму входу первого регистра, выходы которого являются шиной результата и соединены с соответствующими вторыми входами второго регистра, выход которого подключен к третьему входу сдвигового регистра и второму входу сумматора.

Описание изобретения к патенту

Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах АСУ ТП и гидридных моделирующих комплексах.

Известен функциональный АЦП (Поламарюк Г.О., Ластюкин В.Н. О применении принципа многократного использования оборудования при построении функциональных преобразователей частоты в код. В кн.: проблемы создания преобразователей формы информации. Киев: Наукова думка, 1973, с.475), в состав которого входят два реверсивных счетчика, логические схемы, устройство управления, блок памяти образцовых частот, коммутирующее устройство и реверсивный счетчик формирования выходного кода.

Недостатками устройства являются большая инерционность и использование в качестве преобразуемого параметра частоты.

Известен функциональный АЦП (Бахтияров Г.А., Малинин В.В., Школин В.П. Аналого-цифровые преобразователи. М.: Советское радио, 1980, с.218), который содержит два малоразрядных АЦП, имеющих логарифмическую шкалу квантования и работающих на единую кодирующую логику, формирующую выходной цифровой эквивалент. Параллельные АЦП связаны с дискретно управляемым делителем (масштабирующим усилителем), вход которого соединен с шиной входного сигнала.

Недостатками этого устройства являютя низкая разрешающая способность и реализация лишь логарифмической функции преобразования.

Наиболее близким техническим решением к изобретению является функциональный преобразователь (Паларин А.В., Курчарь А.Ф. Гибридный функциональный преобразователь. В кн.: Проблемы создания преобразователей формы информации. Киев: Наукова думка, 1973, с,462-464), содержащий блок управления, коммутатор, блок пассивной памяти, блок оперативной памяти, АЦП, схему сравнения, сумматор, ЦАП, два счетчика-регистра нелинейный элемент, причем шина аналогового входного сигнала подключена к входу коммутатора, выход которого соединен с входом АЦП (линейного квантователя), выход которого подключен к первому входу сумматора, а вход через схему совпадения соединен с выходом первого счетчика-регистра, первый вход которого соединен с выходом блока оперативной памяти, второй и третий - с выходом сумматора, второй вход которого подключен к выходу блока пассивной памяти, вход которого соединен с выходом второго счетчика регистра, первый вход которого соединен с выходом блока оперативной памяти, а второй - с выходом сумматора, третий вход которого соединен с выходом блока оперативной памяти, выход сумматора соединен через ЦАП с выходной шиной, а также через нелинейный элемент с входом коммутатора.

Недостатками устройства являются сложность и низкая точность вычисления.

Целью изобретения является повышение точности.

Анализ заявленного технического решения показывает, что в сравнении с аналогом и прототипом устройство содержит схемы задержки, триггер, регистры, сдвиговый регистр, формирователь, схему И, которые отсутствуют в аналогах и прототипе, причем выполняемые этими блоками функции обеспечивают высокие точностные характеристики при существенном упрощении устройства в целом. Таким образом, за счет наличия вышеперечисленных блоков и принадлежащих им связей заявленное техническое решения соответствует критериям новизны по сравнению с прототипом и существенных отличий по сравнению с аналогами.

В основу работы предлагаемого преобразователя положен следующий алгоритм:

где y=e^x, x - значения аргумента (0х1).

Если sign(_i-C_i) <0, то _i= 0, если sign (_i-C_i)0, то _i= 1, n - длина разрядной сетки вычислительного устройства.

Причем тракт формирования _k осуществляется путем аналогового сравнения величины х с текущей суммой _iC_i, получаемой на ЦАП, веса разрядов которого выбраны в соответствии с коэффициентами С_о, С₁,...,С_n, которые вычисляются по формулам

С_i = ln(1+2^-i), i = 0,1,2,...,n-1.

Например, С_о = ln (1+2^о) = ln2 =0,693147; C₁ = ln(1+2^-1) = ln = 0,405465. Тракт вычисления y_i реализован цифровым способом с использованием инофрмации о _i.

На фиг.1 представлена структурная схема функционального АЦП; на фиг.2 и 3 представлены алгортм и временная диаграмма его работы.

В АЦП входят шина 1 входного сигнала, усилитель 2 разности, ЦАП 3, регистр 4 последовательных приближений, генераторы 5 и 14 импульсов, шина 6 "Пуск", счетчики 7 и 9, элементы 8,11,19,21 задержки, блок 10 сравнения, триггер 12, элемент И 13, сдвиговый регистр 15, дешифратор 16, формирователь 17, регистры 18,20, сумматор 22, шина 23 результата, шина 24 конца кодирования.

Шина 1 входного аналогового сигнала соединена с первым входом усилителя 2 разности, второй вход которого подключен к выходу ЦАП 3. Вход последнего соединен с первым выходом регистра 4, первый вход которого подключен к первому выходу генератора 5. Первый вход генератора 5 соедиен с шиной 6 "Пуск" и вторым входом регистра 4, а второй выход подключен к первому входу счетчика 7, через первый элемент 8 задержки к первому входу второго счетчика 9 и первому входу блока 10 сравнения, второй вход которого соединен с выходом усилителя 2 разности, а выход подключен к третьему входу регистра 4 и через второй элемент 11 задержки к первому входу триггера 12. Первый выход триггера соединен с первым входом элемента И 13, второй вход которого подключен к выходу второго генератора 14, а выход - к первому входу сдвигового регистра 15 и второму входу второго счетчика 9. Третий вход счетчика 9 соединен с выходом первого счетчика 7, а выход через дешифратор 16 подключен к второму входу триггера 12, второй выход которого через формирователь 17 соединен с первым входом первого регистра 18, а через третий элемент 19 задержки с первым входом второго регистра 20 и через четвертый элемент 21 задержки с вторым входом регистра 15. Выход регистра 15 соединен с первым входом суматора 22, выход которого подключен к второму входу первого регистра 18. Выход регистра 18 соединен с шиной 23 результата и вторым входом второго регистра 20, выход которого подключен к третьему входу регистра 15 и второму входу сумматора 22. Второй выход регистра 4 соединен с шиной 24 конца кодирования и вторым входом генератора 5.

Регистр 4 последовательных приближений реализован по типовой схеме, например, микросхеме серии 155ИР17. ЦАП 3 является функциональным и веса его разрядов выбираются равными согласно формуле

C_i = ln(1+2^-i), i = 0,1,...,n.

Преобразователь работает следующим образом (фиг.2).

Генераторы 5 и 14 имеют соотношение частот такое, что в период генератора 5 укладывается больше чем n периодов генератора 14. В исходном состоянии преобразователя триггеры 12 находятся в нулевом состоянии, счетчик 7 - в единичном состоянии (записано максимальное число), счетчик 9 - в нулевом состоянии, в регистрах записана единица.

По сигналу "Пуск" генератор 5 (фиг.3) начинает вырабатывать две последовательности импульсов, сдвигутые одна по отношению к другой на полпериода. По первому импульсу первой последовательности регистр последовательных приближений осуществляет подключение первого разряда матрицы, обеспечивающей формирование на вычитающем входе усилителя разности аналоговый эквивалент C_i . Разностный сигнал между входным сигналом х и C_i поступает на вход блока 10 сравнения. Блок сравнения в случае положительного знака разности по первому импульсу второй тактовой серии, во-первых, воздействует на регистр последовательных приближений так, что регистр, соответствующий значению первого коэффициента С₁, остается взведенным и, во-вторых, устанавливает триггер в единичное состояние. Если разность на входе блока сравнения отрицательная, то на выходе блока сравнения отсутствует сигнал во время прихода импульса опроса второй тактовой серии и триггер регистра последовательных приближений, соответствующий значению первого коэффициента, сбрасывается, исключая значение коэффициента С₁ из C_i, а триггер 12 остается в нулевом состоянии. При этом на каждом такте в счетчик 7 добавляется единица, а с задержкой число из счетчика 7 переписывается в счетчик 9. Подобные операции повторяются на каждом из n тактов генератора 5. При этом в конце преобразования значение х входной величины с заданной погрешностью комплексируется C_i , а за время преобразования на выходе блока сравнения в каждом такте формируется последовательность коэффициентов _i. В каждом такте осуществляется очередная итерация вычисления y_i. Возможны два варианта. Если в очередном такте на выходе блока сравнения появляется единица (_i= 1), то с задержкой триггер 12 переходит в единичное состояние, причем в счетчике 7 в каждом такте число увеличивается на единицу (исключение составляет первый такт, в котором в результате переполнения после прихода первого импульса на суммирующий вход меняется комбинация 11...111 на комбинацию 0...000). Триггер 12 переходит в единичное состояние и открывает вентиль, импульсы с генератора 14 поступают на вычитающий вход счетчика 9 и сдвигающий вход регистра 15, когда в счетчике 9 устанавливается нулевая комбинация, через дешифратор триггер 12 устанавливается в нулевое состояние и импульсы на сдвигающий вход регистра 15 перестают поступать. Таким образом, на каждом из тактов, на котором _i = 1, число в регистре 15 сдвигается на i разрядов. По переходе триггера 12 в нулевое состояние срабатывает одновибратор, обеспечивающий перепись информации из сумматора, в котором формируется на каждом такте текущая сумма y_i+1 = y_i + 2^-i _iy_i. С задержкой число из регистра 18 переписывается в регистр 20, а после этого из реистра 20 - в регистр 15. Все это происходит в течение второй половины такта после опроса блока сравнения.

Второй вариант работы во второй половине каждого такта отличается от первого тем, что в случае _i= 0, триггер 12 не взводится и в регистрах остается число, полученное на предыдущем такте. Все остальные операции повторяются. По прошествии n тактов с выхода регистра 4 поступает сигнал конца кодирования на шину 24, который также останавливает генератор 5.

Таким образом, результат преобразования входной аналоговой величины х в цифровую функцию y = е^х формируется на шине 23 результата через n тактов генератора 5.

Имеющаяся в ЦАП 3, формирующем С₁, избыточность позволяет осуществлять процесс измерения несимметрично, т.е. часть тактов в которых _i= 0 выполняется без проведения вычислений. Это позволяет примерно на 30-50% сократить среднее время измерения.

Таким образом, при малых аппаратурных затратах и высоком быстродействии предоставляется возможность существенно повысить точность преобразования за счет сочетания в преобразователе аналогового тракта вычисления _i и цифрового тракта формирования окончательного результата.