компаратор напряжений

Формула изобретения

КОМПАРАТОР НАПРЯЖЕНИЙ, содержащий две входные шины, первая из которых через блок сдвига уровня напряжения и пороговый блок соединена с выходной шиной, отличающийся тем, что в него введены второй блок сдвига уровня напряжения, второй пороговый блок и фильтр нижних частот, соединенные последовательно, выход фильтра нижних частот соединен с входами первого и второго блоков сдвига уровня напряжения, при этом второй вход последнего подсоединен к второй входной шине.

Описание изобретения к патенту

Изобретение относится к импульсной технике и предназначено для амплитудного квантования аналоговых сигналов.

Известен компаратор напряжений, содержащий последовательно включенные ограничитель входного разностного сигнала, первый дифференциальный усилитель, блок сдвига уровня, второй дифференциальный усилитель и триггер-защелку.

В известном устройстве входной аналоговый сигнал сравнивается с постоянным пороговым напряжением с помощью дифференциальных усилителей и полученный аналоговый сигнал сравнения с большим диапазоном уровней напряжения преобразуется с помощью триггера-защелки, являющегося пороговым блоком, в выходной дискретный двоичный сигнал, например, с низким уровнем напряжения (0-0,4) В и высоким уровнем напряжения (2,5-5) В, соответствующими логическим 0 и 1.

Таким образом, в этом устройстве основные операции компараторов напряжений: сравнения напряжений и преобразования уровней выполняются последовательно. Результирующая задержка выходного сигнала относительного входного, определяющая быстродействие компаратора, равна сумме времени выполнения указанных операций.

Недостаток известного компаратора напряжения - низкое быстродействие из-за последовательного выполнения операций сравнения и преобразования уровней напряжений.

Известный второй компаратор напряжений содержит входной дифференциальный усилитель и выходной усилитель-преобразователь уровней напряжения.

И в этом компараторе напряжений входной аналоговый сигнал последовательно сначала сравнивается с постоянным порогом, а затем преобразуется в выходной дискретный двоичный сигнал.

Несмотря на то, что в известном компараторе предусмотрено повышение быстродействия путем включения дополнительных генераторов тока параллельно прямому и инверсному выходам дифференциального усилителя, и в этом известном компараторе напряжений имеется тот же принципиальный, качественный недостаток, а именно, низкое быстродействие из-за последовательного выполнения операций сравнения и преобразования уровней напряжения сравнения в выходной двоичный сигнал, т.е. квантования по уровню напряжения. И в этом компараторе не реализовано предельное, теоретически максимально возможное быстродействие, когда входной сигнал без задержки, сразу же квантуется по амплитуде с уровнем напряжения, автоматически устанавливаемым непосредственно после подачи напряжения питания на компаратор, и в процессе работы непрерывно корректируется.

Известный третий компаратор напряжений, наиболее близкий по технической сущности к предложенному устройству, содержит последовательно соединенные блок сдвига уровня напряжения, включающий входной разделительный конденсатор и усилитель-инвертор, и пороговый блок, выполненный в виде усилителя-инвертора. Параллельно каждому из усилителей инверторов подключены электронные ключи, замыкающие усилители-инверторы.

В известном компараторе напряжений периодически осуществляется сдвиг уровня напряжения входного сигнала путем привязки конденсатора к определенному уровню напряжения и последующее преобразование аналогового сигнала в выходной двоичный сигнал. Сокращая время привязки, т.е. сдвига, можно повысить быстродействие, но по существу и в этом устройстве обе операции, и именно операции сдвига и преобразования к дискретным уровням, выполняются также последовательно; общая задержка при прохождении входного сигнала, определяющая быстродействие компаратора, равна сумме задержек выполнения указанных операций, т.е. и в этом устройстве не реализовано предельное быстродействие компараторов напряжений.

Недостаток известного технического решения - низкое быстродействие из-за суммирования задержек входного сигнала при сдвиге его по уровню напряжения и преобразования в дискретный сигнал. Вторым недостатком известного компаратора является то, что он имеет закрытый вход из-за наличия входного конденсатора и не может сравнивать напряжения по постоянному току.

Недостатком является и то, что он не является автономным устройством, а требует сложного управления ключами от другого управляющего устройства.

Сущность изобретения заключается в том, что входной аналоговый сигнал сдвигают по постоянному току на величину напряжения, равную разности напряжений порогового уровня преобразования в дискретный сигнал и входного порогового уровня. Разностный сигнал вырабатывают в дополнительном контуре стабилизации порогового уровня преобразования аналогового сигнала в дискретный сигнал, для чего входной пороговый сигнал сдвигают по постоянному току до величины порогового уровня преобразования аналогового сигнала в дискретный сигнал, полученный суммарный аналоговый сигнал преобразуют в дискретный сигнал, далее его фильтруют и управляют напряжениями сдвига входных информационного и порогового сигналов.

В результате входной аналоговый информационный сигнал без дополнительной задержки непосредственно преобразуется в выходной дискретный сигнал.

На фиг.1 изображена функциональная схема предложенного компаратора напряжений; на фиг.2 - временные диаграммы напряжений в его характерных точках.

На фиг. 1 введены следующие обозначения: 1 - первая входная сигнальная шина; выходная сигнальная шина 2; первый блок сдвига уровня напряжения 3; первый пороговый блок 4; второй блок сдвига уровня напряжения 5; фильтр нижних частот 6; второй пороговый блок 7; вторая входная шина порогового сигнала 8; шина источника напряжения питания Е_пит; общая шина питания . В блоке 3: р-n-р-транзистор 9, резисторы 10, 11, конденсатор 12. В блоке 6: резисторы 13, 14, конденсатор 15. В блоке 7: усилители-инверторы 16, 17, резистор 18, конденсатор 19. В блоке 5: резистор 20.

На фиг.1 первая входная шина 1 соединена с выходной шиной 2 через соединенные последовательно блок 3 сдвига уровня напряжения и пороговый блок 4, а второй вход блока 3 сдвига уровня напряжения соединен с первым входом блока 5 сдвига уровня напряжения непосредственно, а с его выходом через соединенные последовательно фильтр 6 нижних частот, пороговый блок 7 и второй вход блока 5 сдвига уровня напряжения соединен со второй входной шиной 8.

На фиг.2 на временных диаграммах 21-23 по оси ординат отложено напряжение U, а по оси абсцисс - время t. На диаграммах 21-23 изображены соответственно напряжения на выходах блока 5 смещения уровня напряжения, порогового блока 7 и фильтра 6 нижних частот в переходном и установившемся режимах, где U_n - пороговое напряжение порогового блока 7 (или 4) и "Порог" - напряжение на входной шине 8.

Работа компаратора напряжений заключается в следующем:

Компаратор напряжений предназначен для формирования дискретного двоичного сигнала на выходной шине 2, например, с минимальным логическим уровнем напряжения, равным (0-0,4) В, если сигнал на входной шине 1 больше порогового уровня напряжения на второй входной шине 8, а если меньше - то с максимальным уровнем выходного напряжения, равным (2,4-5) В.

Предполагается, что сигнал на шине 1 имеет широкий спектр составляющих частот, а сигнал на шине 8 - медленно меняющийся, т.е. является пороговым уровнем напряжения для сигнала на входе 1.

Кроме того, блоки сдвига уровня напряжений 3 и 5 и усилители-инверторы пороговых блоков 4 и 7 имеют практически идентичные переходные характеристики во всем рабочем диапазоне температур, что достигнуто, напримеp, выполнением их активных элементов интегральным методом по ТТЛ и КМОП - технологии в одном кристалле и выбором номиналов аналогичных пассивных элементов одинаковыми с высокой точностью и такими же температурными коэффициентами.

Входной сигнал, поступающий на шину 1, подается на вход порогового блока 4 через блок 3 сдвига уровня напряжения, выполненный на р-n-р транзисторе 9, резисторах 10 и 11 и конденсаторе 12. Аналогично известному блоку сдвига, блок сдвига 3 выполнен на основе источника тока, в котором управляющий ток, проходя через резистор определенного номинала создает на нем требуемое напряжение сдвига. В данном случае таким резистором является резистор 11, зашунтированный для компенсации паразитных емкостей форсирующим конденсатором 12.

На резисторе 11 создается падение напряжения, равное разности пороговых уровней напряжений порогового блока 4 (и соответственно порогового блока 7) и подаваемого на входную шину 8, за счет протекания тока, величина которого определяется величинами эмиттерного резистора 10 и управляющего напряжения, подаваемого на базу транзистора 9. Это управляющее напряжение, в свою очередь, вырабатывается с помощью замкнутого контура отрицательной обратной связи, включающего блок 5 сдвига уровня напряжения, построенный аналогично блоку 3 сдвига уровня напряжения, фильтр 6 нижних частот, выполненный на резисторах 13 и 14 и фильтрующем конденсаторе 15, и пороговый блок 7, в состав которого входят два усилителя-инвертора 16 и 17, резистор 18 и шунтирующий конденсатор 19.

С помощью указанного контура отрицательной обратной связи устанавливается и поддерживается в процессе работы постоянным напряжение на входе порогового блока 7, равное его пороговому уровню. Дестабилизирующими факторами являются изменение порогового напряжения на входной шине 8 и дрейф параметров элементов контура. На резисторе 20 при этом всегда будет напряжение, равное разности пороговых уровней напряжений порогового блока 7 и на входной шине 8. При идентичности электрических параметров пороговых блоков 4 и 7 и блоков 3 и 5 сдвига уровней напряжений напряжения на резисторах 20 и 11 будут одинаковыми, т.е. на резисторе 11 непосредственно после включения компаратора установится необходимое для нормальной работы падение напряжения, которое в процессе работы будет корректироваться, что обеспечивает реализацию существенного преимущества предложенного устройства по сравнению с известными техническими решениями, так как входной сигнал с шины 1 без задержки поступает на вход порогового блока 4 через пассивные элементы 11 и 12.

Работа контура отрицательной обратной связи поясняется временными диаграммами 21-23 фиг.2 и заключается в следующем.

Для выполнения условий баланса фаз в контуре пороговый блок 7 выполнен на двух усилителях-инверторах 16 и 17, последний из которых зашунтирован конденсатором 19 для повышения быстродействия, а инвертор 16 - резистором 18 для создания гистерезиса, повышающего устойчивость работы контура.

При включении напряжения питания конденсатор 15 разряжен, на вход блока 5 сдвига уровня поступает напряжение, равное напpяжению источника питания (диаграмма 23), при котором ток через его транзистор отсутствует, и поэтому падение напряжения на резисторе 20 равно нулю. На вход порогового блока 7 поступает только пороговое напряжение c шины 8 (диаграмма 21), которое всегда меньше порогового уровня напряжения порогового блока 7. На выходе порогового блока 7 устанавливается напряжение с минимальным уровнем (диаграмма 22), и конденсатор 15 заряжается через резистор 14. Одновременно появляется и увеличивается падение напряжения на резисторе 20 и по достижении порогового уровня порогового блока 7 на выходе этого блока устанавливается высокий уровень напряжения и конденсатор 15 начинает разряжаться.

В установившемся режиме на входе порогового блока 7 устанавливается постоянное напряжение, равное пороговому уровню напряжения блока 7 и соответственно блока 4, причем из-за наличия резистора 18 это напряжение непрерывно колеблется около порогового уровня на небольшую пренебрежимо малую величину, напримеp 25 мВ, сравнимую с уровнем шума.

Основным техническим преимуществом предложенного технического решения является принципиально более высокое быстродействие благодаря отсутствию задержки при выполнении одной из двух основных операций компараторов напряжений, а именно операции сравнения (сдвига) напряжения, в результате чего реализуется предельное, теоретически максимально возможное быстродействие.

Указанное преимущество достигнуто путем реализации нового принципа сдвига входного напряжения по постоянному току непосредственно после начала работы компаратора напряжений и дальнейшей его коррекции в процессе работы, при этом входной аналоговый сигнал без задержки преобразуется в дискретный сигнал.

Кроме того, техническим преимуществом является обеспечение возможности сравнения входных сигналов по постоянному току и автономность работы, т.е. без дополнительных управляющих сигналов.

Были проведены лабораторные испытания макета предложенного компаратора напряжений и входящих в него активных элементов и разработаны рабочие чертежи для изготовления в составе аппаратуры.

Макет предложенного компаратора напряжений выполнен на микросхеме 1554ЛН1 (пороговые блоки 4 и 7) и транзисторной матрице 2ТС622Б (блоки 3 и 5 сдвига уровней).

Лабораторные испытания макета предложенного компаратора напряжений подтвердили возможность качественного повышения быстродействия, так как задержка входного сигнала, как это заложено техническим решением, оказалась равной задержке одного инвертора 1554ЛН1 и равнялась 4 нс. Дальнейшие испытания были направлены на проверку стабильности порога сравнения входного информационного сигнала на шине 1 относительно порогового уровня напряжения на шине 8 в диапазоне температуры окружающей среды от -40^о до +50^о С. Так как принцип работы предложенного компаратора напряжений основан на идентичности переходных характеристик пороговых блоков 4 и 7 и блоков 3 и 5 сдвига уровней напряжения, были сняты сравнительные характеристики около 20 микросхем 1554ЛН1 и транзисторных матриц 2ТС622Б из разных поставочных партий. В результате испытаний было установлено, что параметры инверторов и транзисторов в одном корпусе во всем температурном диапазоне совпадают с погрешностью не более 0,1%, что свидетельствует о возможности достижения достаточно высокой точности предложенного компаратора напряжений. При этом инверторы 1554ЛН1 обладают идеальными пороговыми характеристиками из-за их большого усиления. Нестабильность порога срабатывания для входного сигнала на шине 1 в указанном испытываемом макете не превышала 0,5%.