стабилизатор постоянного тока

Формула изобретения

СТАБИЛИЗАТОР ПОСТОЯННОГО ТОКА, содержащий двухтактный регулирующий элемент, выполненный на первом транзисторе n-p-n-типа и втором транзисторе p-n-p-типа, эмиттеры которых соединены с первыми выводами соответственно первого и второго резисторов, а коллекторы соответственно через третий и четвертый резисторы подключены к выводам для подключения первого и второго источников питания, на третьем транзисторе p-n-p-типа и четвертом транзисторе n-p-n-типа, базы которых подключены к коллекторам соответственно первого и второго транзисторов, на пятом транзисторе p-n-p-типа и шестом транзисторе n-p-n-типа, эмиттеры которых соединены с первыми выводами соответственно первого и второго резистивных датчиков тока, и на пятом и шестом резисторах, операционный усилитель, выход которого подключен к входу двухтактного регулирующего элемента, выходом соединенного с выводом для подключения нагрузки, и цифроаналоговый преобразователь, входы которого соединены с выводами для подключения источника цифрового сигнала, отличающийся тем, что, с целью повышения точности стабилизации выходного тока и упрощения конструкции, в него введены суммирующий усилитель, резистор обратной связи, седьмой резистор и четыре резистивных делителя напряжения, а двухтактный регулирующий элемент снабжен третьим и четвертым резистивными датчиками тока, причем неинвертирующий выход суммирующего усилителя через седьмой резистор подключен к общей шине, а инвертирующий вход через резистор обратной связи соединен с выходом суммирующего усилителя, подключенным к входу аналогового сигнала цифроаналогового преобразователя, выход которого соединен с инвертирующим входом операционного усилителя, неинвертирующим входом подключенного к общей шине, при этом базы первого и второго транзисторов двухтактного регулирующего элемента соединены с общей шиной, вторые выводы первого и второго резисторов соединены между собой и их общая точка использована в качестве входа двухтактного регулирующего элемента, коллекторы третьего и четвертого транзисторов подключены к общей шине, а эмиттеры соответственно через пятый и шестой резисторы соединены с выводами для подключения первого и второго источников питания, к которым подключены вторые выводы соответственно первого и второго резистивных датчиков тока, первые выводы третьего и четвертого резистивных датчиков тока соединены с эмиттерами соответственно третьего и четвертого транзисторов и соответственно через первый и второй резистивные делители напряжения подключены к вторым выводам первого и второго резистивных датчиков тока, вторые выводы третьего и четвертого резистивных датчиков тока соединены с базами соответственно пятого и шестого транзисторов и соответственно через третий и четвертый резистивные делители напряжения подключены к эмиттерам этих транзисторов, коллекторы пятого и шестого транзисторов соединены между собой и их общая точка использована в качестве выхода двухтактного регулирующего элемента, средние точки первого и второго резистивных делителей напряжения подключены к инвертирующему входу суммирующего усилителя, а средние точки третьего и четвертого резистивных делителей напряжения - к неинвертирующему входу суммирующего усилителя.

Описание изобретения к патенту

Изобретение относится к электротехнике и может быть использовано при создании источников электропитания измерительных устройств.

Известен стабилизатор постоянного тока, содержащий источник питания со средней точкой, двухтактный регулирующий элемент, источник опорного напряжения, резистивный делитель и эталонный резистор [1].

Наиболее близким по технической сущности к предлагаемому является стабилизатор постоянного тока, содержащий двухтактный регулирующий элемент, выполненный на первом транзисторе n-p-n-типа и втором транзисторе p-n-p-типа, эмиттеры которых соединены с первыми выводами соответственно первого и второго резисторов, а коллекторы соответственно через третий и четвертый резисторы подключены к выводам для подключения первого и второго источников питания, на третьем транзисторе p-n-p-типа и четвертом транзисторе n-p-n-типа, базы которых подключены к коллекторам соответственно первого и второго транзисторов, на пятом транзисторе p-n-p-типа и шестом транзисторе n-p-n-типа, эмиттеры которых соединены с первыми выводами соответственно первого и второго резистивных датчиков тока, и на пятом и шестом резисторах, операционный усилитель, выход которого подключен к входу двухтактного регулирующего элемента, выходом соединенного с выводом для подключения нагрузки, и цифроаналоговый преобразователь, выход которого соединены с выводами подключения источника цифрового сигнала [2].

Недостатком этого стабилизатора является низкая точность выходного тока, обусловленная наличием дополнительной погрешности, вносимой базовым током транзистора выходного каскада, токами, протекающими через резисторы, и током обратной связи источника.

Цель изобретения - повышение точности стабилизации выходного тока и упрощение конструкции.

Поставленная цель достигается тем, что в стабилизатор постоянного тока, содержащий двухтактный регулирующий элемент, выполненный на первом транзисторе n-p-n-типа и втором транзисторе p-n-p-типа, эмиттеры которых соединены с первыми выводами соответственно первого и второго резисторов, а коллекторы соответственно через третий и четвертый резисторы подключены к выводам для подключения первого и второго источников питания, на третьем транзисторе p-n-p-типа и четвертом транзисторе n-p-n-типа, базы которых подключены к коллекторам соответственно первого и второго транзисторов, на пятом транзисторе p-n-p-типа и шестом транзисторе n-p-n-типа, эмиттеры которых соединены с первыми выводами соответственно первого и второго резистивных датчиков тока, и на пятом и шестом резисторах, операционный усилитель, выход которого подключен к входу двухтактного регулирующего элемента, выходом соединенного с выводом для подключения нагрузки, и цифроаналоговый преобразователь, входы которого соединены с выводами для подключения источника цифрового сигнала, введены суммирующий усилитель, резистор обратной связи, седьмой резистор и четыре резистивных делителя напряжения, а двухтактный регулирующий элемент снабжен третьим и четвертым резистивными датчиками тока, причем неинвертирующий вход суммирующего усилителя через седьмой резистор подключен к общей шине, а инвертирующий вход через резистор обратной связи соединен с выходом суммирующего усилителя, подключенным к входу аналогового сигнала цифроаналогового преобразователя, выход которого соединен с инвертирующим входом операционного усилителя, неинвертирующим входом подключенного к общей шине, при этом базы первого и второго транзисторов двухтактного регулирующего элемента соединены с общей шиной, вторые выводы первого и второго резисторов соединены между собой и их общая точка использована в качестве входа двухтактного регулирующего элемента, коллекторы третьего и четвертого транзисторов подключены к общей шине, а эмиттеры соответственно через пятый и шестой резисторы соединены с выводами для подключения первого и второго источников питания, к которым подключены вторые выводы соответственно первого и второго резистивных датчиков тока, первые выводы третьего и четвертого резистивных датчиков тока соединены с эмиттерами соответственно третьего и четвертого транзисторов и соответственно через первый и второй резистивные делители напряжения подключены к вторым выводам первого и второго резистивных датчиков тока, вторые выводы третьего и четвертого резистивных датчиков тока соединены с базами соответственно пятого и шестого транзисторов и соответственно через третий и четвертый резистивные делители напряжения подключены к эмиттерам этих транзисторов, коллекторы пятого и шестого транзисторов соединены между собой и их общая точка использована в качестве выхода двухтактного регулирующего элемента, средние точки первого и второго резистивных делителей напряжения подключены к инвертирующему входу суммирующего усилителя, а средние точки третьего и четвертого резистивных делителей напряжения - к неинвертирующему входу суммирующего усилителя.

На чертеже представлена принципиальная электрическая схема предлагаемого стабилизатора постоянного тока.

Стабилизатор содержит цифроаналоговый преобразователь (ЦАП) 1, операционный усилитель (ОУ) 2, двухтактный регулирующий элемент 3, суммирующий усилитель 4, первый источник 5 питания и второй источник 6 питания.

Входы ЦАП 1 соединены с выводами для подключения источника цифрового сигнала, выход ЦАП 1 соединен с инвертирующим входом ОУ 2, неинвертирующий вход которого соединен с общей шиной, а выход соединен с входом двухтактного регулирующего элемента 3, в котором эмиттеры первого транзистора 8 n-p-n-типа и второго транзистора 11 p-n-p-типа соединены с первыми выводами соответственно резисторов 9 и 10, вторые выводы которых соединены между собой и их общая точка использована в качестве входа двухтактного регулирующего элемента 3, базы транзисторов 8 n-p-n-типа и 11 p-n-p-типа соединены с общей шиной, а коллекторы соответственно через резисторы 7 и 12 подключены к выводам для подключения источников 5 и 6 питания и к базам третьего транзистора 14 p-n-p-типа и четвертого транзистора 15 p-n-p-типа соответственно, коллекторы которых подключены к общей шине, а эмиттеры соответственно через резисторы 13 и 16 соединены с выводами для подключения источников 5 и 6 питания и с первыми выводами соответственно резистивных датчиков 17 и 18 тока, вторые выводы которых подключены соответственно к базам пятого транзистора 20 p-n-p-типа и шестого транзистора 21 n-p-n-типа, коллекторы которых соединены между собой и их общая точка использована в качестве выхода двухтактного регулирующего элемента, эмиттеры транзисторов 20 p-n-p-типа и 21 n-p-n-типа подключены соответственно к первым выводам резистивных датчиков 19 и 22 тока и соответственно через резистивные делители напряжения на резисторах 24, 25 и 29, 28 подключены к базам пятого транзистора 20 p-n-p-типа и шестого транзистора 21 n-p-n-типа, вторые выводы датчиков 19 и 22 типа подключены соответственно к выводам для подключения первого и второго источников 5 и 6 питания и соответственно через резистивные делители напряжения на резисторах 23, 26 и 30, 27 подключены к первым выводам соответственно датчиков 17 и 18 тока, средние точки резистивных делителей напряжения на резисторах 24, 25 и 29, 28 подключены к неинвертирующему входу суммирующего усилителя 4, который через резистор 32 соединен с общей шиной, а средние точки резистивных делителей на резисторах 23, 26 и 30, 27 соединены с инвертирующим входом суммирующего усилителя 4, который через резистор 31 обратной связи соединен с выходом суммирующего усилителя 4, подключенным к входу аналогового сигнала ЦАП 1.

Стабилизатор постоянного тока работает следующим образом.

На вход ЦАП 1 подается информация о величине и полярности тока стабилизатора в виде цифрового кода, где она преобразуется в ток, который поступает на вход ОУ 2, в котором он преобразуется в напряжение определенной полярности, причем величина тока на выходе ЦАП 1 и напряжения на выходе ОУ 2 зависят от напряжения на входе аналогового сигнала ЦАП 1.

Выходным напряжением ОУ 2 управляется двухтактный регулирующий элемент 3.

В зависимости от полярности управляющего напряжения работает либо первая половина двухтактного регулирующего элемента на первом транзисторе 8, третьем транзисторе 14 и пятом транзисторе 20, либо его вторая половина на втором транзисторе 11, четвертом транзисторе 15 и шестом транзисторе 21.

Транзисторы 8 и 14 (или же транзисторы 11 и 15) усиливают поступающее с выхода ОУ 2 напряжение, которое затем поступает на транзистор 20 (или же транзистор 21), работающий как усилитель мощности.

Резисторы 17, 19 и соответственно 18, 22 являются датчиками тока. Выходной ток стабилизатора равен сумме токов, протекающих через эти датчики тока (здесь учитываются также токи, протекающие в нерабочей половине двухтактного регулирующего элемента, которые несмотря на малую величину все же имеют место).

Поскольку суммирующий усилитель 4 входами подключен через резисторы 23 и 24 к первому датчику 19 тока, через резисторы 25 и 26 - к третьему датчику тока, через резисторы 29 и 30 - к второму датчику тока, а через резисторы 27 и 28 - к четвертому датчику тока, то он суммирует падения напряжения на датчиках тока.

Выходное напряжение суммирующего усилителя прямо пропорционально токам, протекающим через датчики тока и, следовательно, прямо пропорционально выходному току стабилизатора.

Напряжение с выхода суммирующего усилителя 4 поступает на вход аналогового сигнала ЦАП 1, тем самым регулирует выходной ток ЦАП 1, а значит и выходной ток стабилизатора.

Действительно, зависимость напряжения на выходе суммирующего усилителя 4 от выходного тока стабилизатора имеет вид

R-11- +i1- + где I₁ - ток, протекающий через резистивный датчик 19 тока;

I₂ - ток, протекающий через резистивный датчик 22 тока;

I₁" - ток, протекающий через резистивный датчик 17 тока;

I₂" - ток, протекающий через резистивный датчик 18 тока;

i₁ - ток, протекающий через резистор 24;

i₂ - ток, протекающий через резистор 29;

i₁" - ток, протекающий через резистор 25;

i₂" - ток, протекающий через резистор 28;

U_сум - выходное напряжение суммирующего усилителя 4;

R_ос - сопротивления резисторов 31 и 32 обратной связи;

R₁₇, R₁₈, R₁₉, R₂₂, R₂₃, R₂₄, R₂₅, R₂₆, R₂₇, R₂₈, R₂₉, R₃₀ - величина сопротивления соответствующих резисторов.

Поскольку

I_вых=I₁-I₂-i₁+i₂-I₁"+I₂"-i₁"+i₂", то,

приняв, что



получим

U_сум=-R_ос K I_вых.

Таким образом, напряжение на выходе суммирующего усилителя 4, а соответственно на входе аналогового сигнала ЦАП 1, пропорционально величине выходного тока стабилизатора.

При отклонении выходного тока (ток через нагрузку) стабилизатора от заданной величины изменяется напряжение на входе аналогового сигнала ЦАП 1, соответственно меняется выходной ток ЦАП 1 и выходное напряжение ОУ 2, воздействующее на двухтактный регулирующий элемент так, что величина отклонения выходного тока стабилизатора стремится к нулю, а ток через нагрузку строго соответствует входному коду ЦАП 1.

Использование суммирующего усилителя с соответствующими связями обеспечивает высокую точность соответствия выходного тока стабилизатора входному коду.