интегральный логический элемент

Формула изобретения

ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, содержащий полупроводниковую подложку первого типа проводимости с расположенной в ней областью кармана второго типа проводимости и соединенные с ними соответственно металлические шину питания и шину нулевого потенциала, две входные зоны, каждая из которых содержит расположенный в кармане транзистор первого типа проводимости и расположенный в подложке транзистор второго типа проводимости, затворы которых объединены и выполнены в виде общей входной поликремниевой шины, зону транзита, содержащую поликремниевую шину, выходную зону, содержащую выходную поликремниевую шину, П-образную металлическую шину, соединенную со стоками первого и второго транзисторов второго типа проводимости и первого транзистора первого типа проводимости, исток которого соединен со стоком второго транзистора первого типа проводимости, исток второго транзистора первого типа проводимости соединен с шиной нулевого потенциала, а истоки транзисторов второго типа проводимости соединены с шиной питания, отличающийся тем, что дополнительно в логический элемент введена управляющая зона, содержащая транзистор второго типа проводимости, затвор которого выполнен в виде входной управляющей шины, исток соединен с П-образной металлической шиной, а сток - с выходной металлической шиной, расположенной в области, ограниченной П-образной металлической шиной и соединенной с выходной поликремниевой шиной так, что расположенные между шинами питания и нулевого потенциала входные, выходная управляющая и транзитная зона взаимозаменяемы вдоль логического элемента.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и интегральной электронике, а более конкретно - к интегральным логическим элементам БИС.

Известны интегральные логические элементы на КМОП-структурах с металлическими затворами [1] . Эти структуры имеют большую площадь, большие значения межэлектродных паразитных емкостей затвор-исток и затвор-сток и, следовательно, невысокое быстродействие.

От указанных недостатков свободны логические элементы на КМОП-структурах, выполненных с использованием изопланарной технологии с самосовмещенными поликремниевыми затворами [1] . Однако отсутствие совмещения затворов р-канального и n-канального транзисторов КМОП-структуры в одной поликремниевой входной шине не позволяет уменьшить занимаемую площадь.

Из известных наиболее близким по технической сущности к заявляемому объекту является интегральный логический элемент на КМОП-структурах [2]. Элемент реализован с использованием современной изопланарной технологии с самосовмещенными поликремниевыми затворами. Кроме того, в элементе можно выделить входную зону, в которой затворы р- и n-канального транзисторов совмещены в общей поликремниевой входной шине. К недостаткам следует отнести малые функциональные возможности элемента, ведущие к увеличению числа элементов, необходимых для реализации устройств на его основе, и снижению степени интеграции этих устройств, невозможность введения в элемент транзитной шины, отсутствие самостоятельной выходной зоны, изгибы проводников, снижающие степень интеграции и быстродействие устройств на основе элемента.

Целью изобретения является расширение функциональных возможностей элемента, сокращение числа элементов для реализации устройств на их основе, повышение степени интеграции этих устройств, а также снижение затрат на проектирование микросхем в целом.

Цель достигается тем, что в интегральный логический элемент, содержащий полупроводникую подложку первого типа проводимости с расположенной в ней областью "кармана" второго типа проводимости и соединенные с ними соответственно металлические шину питания и шину нулевого потенциала, две входные зоны, каждая из которых содержит расположенный в "кармане" второго типа проводимости транзистор первого типа проводимости и расположенный в подложке первого типа проводимости транзистор второго типа проводимости, затворы которых объединены и выполнены в виде общей входной поликремниевой шины; зону транзита, содержащую поликремниевую транзитную шину, выходную зону, содержащую выходную поликремниевую шину; П-образную металлическую шину, соединенную со стоками первого и второго транзисторов второго типа проводимости и первого транзистора первого типа проводимости, исток которого соединен со стоком второго транзистора первого типа проводимости, исток второго транзистора первого типа проводимости соединен с шиной нулевого потенциала, а истоки транзисторов второго типа проводимости соединены с шиной питания, введены управляющая зона, содержащая транзистор второго типа проводимости, затвор которого выполнен в виде входной управляющей шины, исток соединен с П-образной металлической шиной, а сток - с выходной металлической шиной, расположенной в области, ограниченной П-образной металлической шиной, и соединенной с выходной поликремниевой шиной так, что расположенные между шинами питания и нулевого потенциала входные, выходная, управляющая и транзитная зоны имеют одинаковые габаритные размеры, полностью совместимы между собой по границам раздела и могут при необходимости переставляться в любом порядке вдоль логического элемента без изменения его логической функции.

На фиг. 1 приведены топология и структура предлагаемого интегрального логического элемента; на фиг. 2 - разрез А-А на фиг. 1; на фиг. 3 - разрез Б-Б на фиг. 1. Логический элемент содержит полупроводниковую подложку 1 n-типа проводимости с расположенной в ней областью 2 "кармана" р-типа и соединенные с ними соответственно металлические шину 3 питания и шину 4 нулевого потенциала, две входные зоны Вх, содержащие транзисторы 5 n-типа и транзисторы 6 р-типа, затворы которых объединены во входных поликремниевых шинах 7, выходную зону Вых с поликремниевой выходной шиной 8, соединенной с металлической выходной шиной 9, транзитную зону Транз с поликремниевой транзитной шиной 10, управляющую зону Упр с транзистором 11 р-типа, затвор которого совмещен с управляющей шиной 12, металлическую П-образную шину 13. Выполненный по технологии "изопланар" элемент содержит разделительный диэлектрик 14. Штрихпунктирные линии обозначают границы зон.

Работает устройство следующим образом. При подаче напряжения питания на шину 3 и сигналах логического "0" на шинах 7 р-канальные транзисторы открыты, а n-канальные - закрыты, на шине 15 действует уровень логической "1". Только при действии сигналов логической "1" одновременно на всех шинах 7 соответствующие р-канальные транзисторы закрываются, а n-канальные - открываются, и на шине 13 появляется уровень логического "0". При подаче логического "0" на шину 12 транзистор 11 открыт, уровень выходной шины 8 соответствует уровню шины 13 и элемент реализует функцию 2И-НЕ. При подаче логической "1" на шину 12 транзистор 11 закрыт и шина 8 переходит в высокоимпедансное состояние. Таким образом, устройство представляет собой логический элемент с тремя состояниями, реализующий функцию 2И-НЕ.

Предложенная конструкция позволила расширить функциональные возможности интегрального логического элемента по сравнению с прототипом.

Конструкция позволяет вводить в элемент любое количество транзитных зон и исключать обходные пути для межсоединений БИС. При этом достигается уменьшение площади, занимаемой элементом (приведенной), на 10-30% (в зависимости от числа введенных транзитов и числа элементов в составе БИС).

Взаимно перпендикулярное расположение поликремниевых и металлических шин позволило создать одинаковые по размерам и полностью топологически и электрически совместимые между собой по границам раздела (штрихпунктирные линии на фиг. 1-3) структурно-топологические входные, выходную и транзитную зоны (примитивы). В результате появилась возможность произвольной перестановки зон (подстройки цоколевки выводов). Такая топологическая инвариантность выводов позволяет исключить излишние потери площади кристалла на изгибы сигнальных проводников, неизбежно возникающие при соединении типовых элементов с неперестраиваемой цоколевкой, и уменьшить их длину. В данном случае каждый последующий логический элемент при проектировании БИС "пристыковывается" к предыдущему без зазоров под заданную предыдущим элементом цоколевку.

Кроме того, такая методология позволяет наращивать или сокращать при необходимости число входов и транзитов практически без ограничений введением или исключением дополнительных зон.

Перечисленные особенности позволяют уменьшить площадь, занимаемую блоками БИС на основе предлагаемого элемента, на 30-50% по сравнению с прототипом. Уменьшение длин связей обеспечивает повышение на 10-30% быстродействия микросхемы.

Предлагаемая регулярная конструкция элемента, собираемого из набора функциональных зон (примитивов), и методология легко адаптируются к САПР БИС, обуславливая снижение затрат на проектирование микросхем в целом.

Сравнивая предлагаемое устройство с прототипом, видим, что оно содержит новые признаки, т. е. соответствует критерию новизны. Проводя сравнение с аналогами, приходим к выводу, что предлагаемое устройство соответствует критерию "существенные отличия", так как в аналогах не обнаружены предъявляемые новые признаки. За счет введения поликремниевой транзитной и металлической выходной шины, расположенной в области, ограниченной П-образной металлической шиной, конструкции электрически и топологически совместимых зон получен положительный эффект, заключающийся в расширении функциональных возможностей элемента, уменьшении занимаемой площади устройств на его основе, а также снижении затрат на их проектирование в целом.