универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде

Формула изобретения

УНИВЕРСАЛЬНЫЙ ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК ПО МОДУЛЮ M - ДЕШИФРАТОР КОЛИЧЕСТВА ЕДИНИЦ В N-РАЗРЯДНОМ ДВОИЧНОМ КОДЕ, содержащий блок упорядочения единиц, имеющий 2m входов и 2 m выходов, коммутатор, информационными входами которого являются выходы блока упорядочения единиц, а управляющим входом является первый управляющий вход счетчика, первый преобразователь кода 2m, разрядный вход которого соединен шиной с выходом коммутатора, а m выходов образуют информационную выходную шину устройства, соединенную с входом второго преобразователя кодов, m-разрядная выходная шина которого соединена с информационным входом первого регистра, первый и второй управляющие входы которого являются вторым и третьим соответственно управляющими входами счетчика, отличающийся тем, что в устройство введены второй регистр и мультиплексор, m выходов которого подключены к входу блока упорядочения единиц, первый, второй и третий управляющие входы образуют соответственно третий, четвертый и пятый управляющие входы счетчика, первый и второй информационные входы мультиплексора образованы соответственно прямыми и инверсными выходами первого регистра, а третий и четвертый информационные входы мультиплексора подключены соответственно к прямым и инверсным выходам второго регистра, n информационных входов которого являются информационными входами счетчика, первый управляющий вход второго регистра подключен к второму управляющему входу счетчика, второй управляющий вход является четвертым управляющим входом счетчика.

Описание изобретения к патенту

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах телеметрического контроля, специализированных вычислительных системах, реализующих произвольный модуль счета, а также системах обработки изображений, в том числе и с непрямоугольными - треугольными, гексагональными и другими растрами.

Известен счетчик количества единиц в двоичном коде, в состав которого входят 2m+3 элементов И, m-2 элементов НЕ и m+4 элементов ИЛИ.

Недостаток устройства - низкое быстродействие и ограниченность функциональных возможностей.

Наиболее близким по технической сущности к предполагаемому является устройство, которое содержит блок упорядочения единиц, два коммутатора, два преобразователя кодов и регистр.

Недостаток устройства - ограниченность функциональных возможностей.

Цель изобретения - расширение функциональных возможностей, заключающееся в выполнении операции вычитания и формирования арифметического дополнения.

Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде, содержит блок упорядочения единиц, имеющий по 2m линий во входной и выходной шинах, подключенный к коммутатору, управляющий вход которого является первым управляющим входом устройства, а n+m линий выходной шины коммутатора образуют вход первого преобразователя кода, m линий шины выхода которого образует информационный выход устройства, а также соединены с входом второго преобразователя кодов, m линий шины выхода которого подключены к соответствующим информационным входам первого регистра, первый и второй управляющий входы которого образуют соответственно второй и третий управляющие входы устройства.

С целью расширения функциональных возможностей устройства в него дополнительно введены второй регистр и мультиплексор, 2m выходов которого подключены к входу блока упорядочения единиц, первый, второй и третий управляющие входы образуют соответственно третий, четвертый и пятый управляющие входы устройства, первый и второй информационные входы образованы соответственно прямыми и инверсными выходами первого регистра, а третий и четвертый информационные входы мультиплексора подключены соответственно к прямым и инверсным входам второго регистра, n информационных входов которого являются информационными входами счетчика, первый и второй управляющие входы второго регистра соединены соответственно с вторым и шестым входами устройства.

Сопоставительный анализ с прототипом показывает, предложенное устройство отличается использованием унитарного кода для представления информации, закодированной по произвольному модулю, и универсальностью при реализации различных функций. Таким образом, оно соответствует критерию изобретения "новизна". Новая структура связей приводит к появлению новых свойств, выполнению дополнительно новых функций: вычитанию по модулю m одновременно количества единиц, имеющихся во входном m-разрядном коде, а также выдаче при необходимости унитарного кода, соответствующего арифметическому дополнению до модуля m значения суммы или разности числа, хранимого в счетчике, и количестве единиц, поступающих во входном m-разрядном коде. Это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".

На чертеже представлена схема устройства.

Устройство содержит блок упорядочения единиц 1, имеющий (2m)-разрядную выходную шину 2, коммутатор 3, информационный вход которого образован выходной шиной 2, а управляющий вход 4 образует первый управляющий вход устройства, а (2m)-разрядная выходная шина 5 коммутатора подключена к входу первого преобразователя кодов 6, m-разрядная выходная шина 7 которого образует выход устройства, а также подключена к входу второго преобразователя кодов 8, m-разрядная выходная шина 9 которого подключена к информационному входу первого регистра 10, первый управляющий вход которого подключен к втором управляющему входу 11 устройства, а второй управляющий вход является третьим управляющим входом 12 устройства.

Устройство также содержит второй регистр 13, мультиплексор 14, (2m)-разрядная выходная шина 15 которого подключена к входу блока упорядочения единиц, первый 16, второй 17 и третий 18 управляющие входы образуют соответственно третий, четвертый и пятый управляющие входы счетчика, первый 19 и второй 20 информационные входы мультиплексора 14 образованы соответственно прямыми и инверсными выходами первого регистра 10, а третий 21 и четвертый 22 информационные входы мультиплексора подключены соответственно к прямым и инверсным выходам второго регистра 13, информационные входы 23₁-23_n которого являются информационными входами устройства, первый и второй управляющие входы второго регистра подключены соответственно к второму 11 и шестому 24 управляющим входам устройства.

Узлы и связи с 1 по 11 выполнены и функционируют аналогично прототипу. Второй регистр 13 идентичен первому регистру 10. Мультиплексор 14 реализован известными инженерными методами.

Устройство работает следующим образом.

Перед началом работы по линии 11 проходит сигнал, устанавливающий первый и второй регистры в нулевое состояние. Затем по линиям 23₁-23_n при наличии синхронизирующего сигнала по линии 24 заносится первоначальный код в счетчик. Процесс записи осуществляется посылкой необходимого количества единиц в m-разрядном коде.

С появлением синхросигнала на линии 18 осуществляется пересылка кода из второго регистра 13 в блок упорядочения единиц 1, где осуществляется "сепарация" кода: например, если в коде Р единиц, то на выходах 2 блока 1 с 1-го по Р-й разряд появляются единицы, с (Р+1)-го по (n+m)-й - нули. После прихода управляющего сигнала на линию 4 полученный на выходе 2 код передается по шине 5 в преобразователь кодов 6, на выходе которого появляется унитарный код количества единиц по модулю m:(P) mod_m, который контролируется на выходной шине 7. Данный унитарный код, соответствующий (Р)mod_m преобразуется вновь в кодовую комбинацию, в которой Р единиц, и под управлением сигнала по линии 12 записывается в первый регистр 10.

Текущая работа счетчика совпадает с описанной, но при этом на вход блока 1 поступает (2m)-разрядный код, образованный следующим образом (см.таблицу).

Работа счетчика не изменяется, если будет использоваться во входной шине количество разрядов, меньшее m. В частности, если будет задействован только один разряд, то устройство станет обычным реверсивным счетчиком по модулю m.

Технико-экономический эффект предложенного устройства состоит в том, что за счет введения двух узлов регистра 13 и мультиплексора 14,а также частичного изменения структуры связей происходит осуществление дополнительных операций вычитания по модулю m и получение арифметического дополнения до модуля m без увеличения общего времени выполнения алгоритма.