многофункциональный логический модуль

Классы МПК:G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Автор(ы):
Патентообладатель(и):Российский институт радионавигации и времени
Приоритеты:
подача заявки:
1991-04-15
публикация патента:

Изобретение относится к автоматике и вычислительной технике и предназначено для реализации всех бесповторных логических формул, представленных в дизъюнктивно-нормальной форме. Целью изобретения является расширение функциональных возможностей за счет реализации бесповторных логических формул восьми переменных. Устройство содержит восемь информационных входов, пять настроечных входов, четырнаднцать элементов И, пять элементов ИЛИ и выход. При подаче сигналов настройки, принадлежащей множеству { 0,1 }, устройство реализует все бесповторные логические формулы восьми переменных. 1 табл., 1 ил.
Рисунок 1, Рисунок 2

Формула изобретения

МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий девять элементов И и три элемента ИЛИ, причем первый и второй информационные входы модуля соединены с первым и вторым входами первого элемента И, выход которого соединен с первыми входами первого элемента ИЛИ и второго элемента И, вторые входы которых соединены с первым настроечным входом модуля, второй настроечный вход которого соединен с первыми входами второго элемента ИЛИ и третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй и третий входы которого соединены соответственно с выходом второго элемента И и выходом четвертого элемента И, первый вход которого соединен с третьим настроечным входом модуля, третий и четвертый информационные входы которого соединены с первым и вторым входами пятого элемента И, третий вход которого соединен с выходом первого элемента ИЛИ, первый информационный вход модуля соединен с первым инверсным входом шестого элемента И, второй вход которого соединен с четвертым настроечным входом модуля, пятый информационный вход которого соединен с первым входом седьмого элемента И, второй вход и инверсный выход которого соединены соответственно с третьим информационным входом модуля и первым входом восьмого элемента И, второй вход и выход которого соединены соответственно с третьим настроечным входом модуля и четвертым входом третьего элемента ИЛИ, пятый вход которого соединен с выходом шестого элемента И, первый вход девятого элемента И соединен с шестым информационным входом модуля, седьмой информационный вход которого соединен с вторым инверсным входом четвертого элемента И, выход третьего элемента ИЛИ является выходом модуля, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации бесповторных логических формул восьми переменных, он содержит четвертый и пятый элементы ИЛИ и с десятого по четырнадцатый элементы И, причем пятый информационный вход модуля соединен с первым входом десятого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с вторым входом третьего элемента И и выходом пятого элемента И, третий настроечный вход модуля соединен с первыми входами четвертого элемента ИЛИ и одиннадцатого элемента И, вторые входы которых соединены с выходом двенадцатого элемента И, первый и второй входы которого соединены с седьмым и восьмым информационными входами модуля, четвертый настроечный вход которого соединен с третьими входами четвертого и восьмого элементов И, четвертый инверсный вход которого соединен с пятым настроечным входом модуля и первыми входами пятого элемента ИЛИ и тринадцатого элемента И, выходы которых соединены соответственно с третьим входом десятого элемента И и шестым входом третьего элемента ИЛИ, седьмой и восьмой входы которого соединены соответственно с выходами десятого и одиннадцатого элементов И, выход четвертого элемента ИЛИ соединен с вторым входом девятого элемента И, выход которого соединен с вторыми входами шестого элемента ИЛИ и тринадцатого элемента И, третий и пятый настроечные входы модуля соединены с первым и вторым входами четырнадцатого элемента И, инверсный выход которого соединен с третьим входом шестого элемента И.

Описание изобретения к патенту

Изобретение относится к автоматике и вычислительной технике и предназначено для реализации путем настройки всех бесповторных логических функций, представленных в ДНФ, от восьми и менее переменных при равной доступности прямых и инверсных входов источников информации и возможности перестановки входных переменных.

Известны многофункциональные логические модули, которые реализуют все бесповторные логические функции от семи и менее переменных, представленных в ДНФ.

Недостатком модулей является большая сложность.

Наиболее близким к изобретению техническим решением является многофункциональный логический модуль, содержащий элементы И, ИЛИ, НЕ, который позволяет реализовать все бесповторные логические функции, представленные в ДНФ, от семи и менее переменных.

Недостатком модуля являются ограниченные функциональные возможности.

Целью изобретения является расширение функциональных возможностей модуля за счет реализации бесповторных логических формул от восьми и менее переменных.

Цель достигается тем, что в модуль, содержащий девять элементов И и три элемента ИЛИ, причем первый и второй информационные входы модуля соединены с первым и вторым входами первого элемента И, выход которого соединен с первыми входами первого элемента ИЛИ и второго элемента И, вторые входы которых соединены с первым настроечным входом модуля, второй настроечный вход которого соединен с первыми входами второго элемента ИЛИ и третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй и третий входы которого соединены соответственно с выходом второго элемента И и выходом четвертого элемента И, первый вход которого соединен с третьим настроечным входом модуля, третий и четвертый информационные входы которого соединены с первым и вторым входами пятого элемента И, третий вход которого соединен с выходом первого элемента ИЛИ, первый информационный вход модуля соединен с первым инверсным входом шестого элемента И, второй вход которого соединен с четвертым настроечным входом модуля, пятый информационный вход которого соединен с первым входом седьмого элемента И, второй вход и инверсный выход которого соединены соответственно с третьим информационным входом модуля и первым входом восьмого элемента И, второй вход и выход которого соединены соответственно с третьим настроечным входом модуля и четвертым входом третьего элемента ИЛИ, пятый вход которого соединен с выходом шестого элемента И, первый вход девятого элемента И соединен с шестым информационным входом модуля, седьмой информационный вход которого соединен с вторым инверсным входом четвертого элемента И, выход третьего элемента ИЛИ является выходом модуля, введены четвертый и пятый элементы ИЛИ и с десятого по четырнадцатый элементы И, причем пятый информационный вход модуля соединен с первым входом десятого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с вторым входом третьего элемента И и выходом пятого элемента И, третий настроечный вход модуля соединен с первыми входами четвертого элемента ИЛИ и одиннадцатого элемента И, вторые входы которых соединены с выходом двенадцатого элемента И, первый и второй входы которого соединены с седьмым и восьмым информационными входами модуля, четвертый настроечный вход которого соединен с третьими входами четвертого и восьмого элемента И, четвертый инверсный вход которого соединен с пятым с пятым настроечным входом модуля и первыми входами пятого элемента ИЛИ и тринадцатого элемента И, выходы которых соединены соответственно с третьим входом десятого элемента И и шестым входом третьего элемента ИЛИ, седьмой и восьмой входы которого соединены соответственно с выходами десятого и одиннадцатого элементов И, выход четвертого элемента ИЛИ соединен с вторым входом девятого элемента И, выход которого соединен с вторыми входами пятого элемента ИЛИ и тринадцатого элемента И, третий и пятый настроечные входы модуля соединены с первым и вторым входами четырнадцатого элемента И, инверсный вход которого соединен с третьим входом шестого элемента И.

На чертеже изображена схема модуля.

Модуль содержит информационные входы 1...8, настроечные входы 9-13, элементы И 14-25, элементы ИЛИ 26-30, элементы И-НЕ 31 и 32, выход 33.

Информационные входы 1 и 2 подключены к входам элемента И 14, выход которого соединен с первыми входами элементов И 18 и ИЛИ 26, вторые входы которых соединены с настроечными входами 9. Информационные входы 3 и 4 подключены к входам элемента И 21, третий вход которого соединен с выходом элемента ИЛИ 26. Выход элемента И 21 соединен с первыми входами элементов И 23 и ИЛИ 28, вторые входы которых соединены с настроечным входом 10. Информационный вход 5 подключен к первому входу элемента И 25, второй вход которого соединен с выходом элемента ИЛИ 28, а третий вход - с выходом элемента ИЛИ 29. Информационный вход 6 подключен к первому входу элемента И 22, выход которого соединен с первыми входами элементов И 24 и ИЛИ 29, вторые входы которых соединены с настроечным входом 11. Информационные входы 7 и 8 подключены к входам элемента И 15, выход которого соединен с первыми входами элементов И 19 и ИЛИ 27, вторые входы которых соединены с настроечным входом 12. Выход элемента ИЛИ 27 соединен с вторым входом элемента И 22. Информационные входы 3 и 5 подключены к входам элемента И-НЕ 31, выход которого соединен с первым входом элемента И 17, второй вход которого соединен с настроечным входом 12, третий вход - с настроечным входом 13. Настроечный вход 11 соединен с инверсным входом элемента И 17. Информационный вход 8 соединен с инверсным входом элемента И 16, второй и третий входы которого соединены соответственно с настроечными входами 12 и 13. Настроечные входы 11 и 12 соединены с входами элемента И-НЕ 32, выход которого соединен с первыми входами элемента И 20, второй вход которого соединен с настоечным входом 13, а инверсный вход - с информационным входом 1. Выходы элементов И 16-25 соединены соответственно с входами элемента ИЛИ 30, выход которого подключен к выходу 33 модуля.

Структура модуля описывается булевой функцией тринадцати переменных:

F(Z1...Z13)=Z1многофункциональный логический модуль, патент № 2020555Z2многофункциональный логический модуль, патент № 2020555Z9+(Z1многофункциональный логический модуль, патент № 2020555Z2+Z9)Z3многофункциональный логический модуль, патент № 2020555Z4многофункциональный логический модуль, патент № 2020555Z10+Z7многофункциональный логический модуль, патент № 2020555Z8многофункциональный логический модуль, патент № 2020555Z12+

+(Z7многофункциональный логический модуль, патент № 2020555Z8+Z12)многофункциональный логический модуль, патент № 2020555Z6многофункциональный логический модуль, патент № 2020555Z11+((Z1многофункциональный логический модуль, патент № 2020555Z2+Z9)многофункциональный логический модуль, патент № 2020555Z3многофункциональный логический модуль, патент № 2020555Z4+Z10)((Z7многофункциональный логический модуль, патент № 2020555Z8+Z12)многофункциональный логический модуль, патент № 2020555Z6+ Z11)многофункциональный логический модуль, патент № 2020555Z5+многофункциональный логический модуль, патент № 2020555Z13+многофункциональный логический модуль, патент № 2020555Z12многофункциональный логический модуль, патент № 2020555Z13+многофункциональный логический модуль, патент № 2020555Z12многофункциональный логический модуль, патент № 2020555Z13, причем переменные Z1-Z8 подаются соответственно на входы 1-8 и являются информационными, переменные Z9-Z13 подаются соответственно на входы 9-13 и являются настроечными.

Работа устройства для различных режимов настройки при реализации всех 22 представителей типов бесповторных логических функций, представленных в ДНФ, от восьми переменных приведена в таблице.

Рассмотрим работу модуля на конкретном примере. Пусть требуется реализовать бесповторную логическую функцию

F(X1. . .X8)=X1X2+Xмногофункциональный логический модуль, патент № 2020555+Xмногофункциональный логический модуль, патент № 2020555. Тип F(X1...X8) находится в таблице под номером 10 имеет вид 4+2+2. В соответствии с таблицей на настроечные входы модуля подаются сигналы Xi(i = 1, 2, ...8) следующим образом: на информационный вход 1 сигнал Х5, на информационный вход 2 сигнал многофункциональный логический модуль, патент № 2020555, на информационный вход 3 сигнал многофункциональный логический модуль, патент № 2020555, на информационный вход 4 сигнал многофункциональный логический модуль, патент № 2020555, на информационный вход 5 сигнал Х1, на информационный вход 6 сигнал Х2, на информационный вход 7 сигнал Х3, на информационный вход 8 сигнал многофункциональный логический модуль, патент № 2020555.

Тогда на выходе 33 модуля получается заданная функция

F(X1...X8)=X1X2+Xмногофункциональный логический модуль, патент № 2020555+Xмногофункциональный логический модуль, патент № 2020555.

Аналогично может быть реализована любая бесповторная логическая функция, представленная в ДНФ, от восьми и менее переменных.

Технико-экономический эффект от применения изобретения состоит в сокращении числа модулей, необходимых для реализации логических устройств систем промышленной автоматики и вычислительных систем. Сокращение числа модулей и соответственно межмодульных связей ведет к повышению надежности и экономичности систем, реализуемых на основе предлагаемого модуля, по сравнению с системами, реализуемыми на основе прототипа.

Таким образом, многофункциональный логический модуль реализует путем простой настройки [0,1] все бесповторные логические функции, представленные в ДНФ, от восьми и менее переменных, что позволяет создавать на его основе более дешевые и надежные системы автоматики и вычислительной техники, чем на основе прототипа.

Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
способ перемножения десятичных чисел -  патент 2525477 (20.08.2014)
устройство формирования переноса в сумматоре -  патент 2525111 (10.08.2014)
функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) -  патент 2524562 (27.07.2014)
параллельный сумматор-вычитатель на нейронах со сквозным переносом -  патент 2523942 (27.07.2014)
способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) -  патент 2523876 (27.07.2014)
устройство фильтрации динамических цифровых изображений в условиях ограниченного объема априорных данных -  патент 2522043 (10.07.2014)
способ и аппаратура для обеспечения поддержки альтернативных вычислений в реконфигурируемых системах-на-кристалле -  патент 2519387 (10.06.2014)
логический преобразователь -  патент 2518669 (10.06.2014)
логический преобразователь -  патент 2517720 (27.05.2014)
Наверх