дифференциальный усилитель

Формула изобретения

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, содержащий дифференциальный каскад, выполненный на первом и втором транзисторах, базы которых являются первым и вторым входами устройства соответственно, при этом коллектор второго транзистора соединен с входом первого отражателя тока, выход которого соединен с коллектором первого транзистора, являющегося выходом устройства, а также токостабилизирующий двухполюсник, отличающийся тем, что, с целью расширения динамического диапазона, введены второй отражатель тока и третий транзистор, при этом вход второго отражателя тока соединен с выводом питания первого отражателя тока, вывод питания второго отражателя тока соединен с первой шиной питания, а выход соединен через токостабилизирующий двухполюсник с второй шиной питания и непосредственно с базой третьего транзистора, коллектор которого соединен с второй шиной питания, а эмиттер - с точкой соединения эмиттеров первого и второго транзисторов.

Описание изобретения к патенту

Изобретение относится к электротехнике и может быть использовано при разработке аналоговых микросхем различного применения.

Наиболее близким по технической сущности к предлагаемому устройству является дифференциальный усилитель, содержит дифференциальный каскад, выполненный на первом и втором транзисторах, базы которых являются первым и вторым входами устройства соответственно, при этом коллектор второго транзистора соединен с входом первого отражателя тока, выход которого соединен с коллектором первого транзистора, являющегося выходом всего устройства, а также токостабилизирующий двухполюсник.

Недостатком усилителя является сравнительно небольшой диапазон активной работы.

Целью изобретения является расширение динамического диапазона.

Для этого в дифференциальный усилитель, содержащий дифференциальный каскад, выполненный на первом и втором транзисторах, базы которых являются первым и вторым входами устройства соответственно, при этом коллектор второго транзистора соединен с входом первого отражателя тока, выход которого соединен с коллектором первого транзистора, являющегося выходом всего устройства, а также токостабилизирующий двухполюсник, введены второй отражатель тока и третий транзистор, при этом вход второго отражателя тока соединен с выводом питания первого отражателя тока, вывод питания второго отражателя тока - с первой шиной питания, а выход соединен через токостабилизирующий двухполюсник с второй шиной питания и непосредственно с базой третьего транзистора, коллектор которого соединен с второй шиной питания, а эмиттер - с точкой соединения эмиттеров первого и второго транзисторов.

На чертеже приведена схема предложенного уcтройcтва.

Оно содержит дифференциальный каскад, выполненный на транзисторах 1 и 2, базы которых являются первым и вторым входами устройства соответственно, при этом коллектор транзистора 2 соединен с входом отражателя тока 4, выход которого соединен с коллектором транзистора 1, являющегося выходом всего устройства, а также двухполюсник 3, отражатель тока 5 и транзистор 6, при этом вход отражателя тока 5 соединен с выводом питания отражателя тока 4, вывод питания отражателя тока 5 соединен с первой шиной питания, а выход соединен через двухполюсник 3 с второй шиной питания и непосредственно с базой транзистора 6, коллектор которого соединен с второй шиной питания, а эмиттер - с точкой соединения эмиттеров транзисторов 1 и 2.

Устройство работает следующим образом.

Предположим, что база транзистора 2 заземлена, тогда при нулевом напряжении на базе транзистора 1 токи коллекторов транзисторов 1 и 2 будут равны половине тока двухполюсника 3, ток коллектора транзистора 6 устанавливается равным току двухполюсника 3.

Предположим, что напряжение на базе транзистора 1 линейно возрастает. При этом ток коллектора транзистора 1 увеличивается, а ток коллектора транзистора 2 уменьшается, при этом уменьшаются ток вывода питания отражателя тока 4 и выходной ток отражателя тока 5, транзистор 6 приоткрывается, что приводит к дальнейшему увеличению тока коллектора транзистора 1 и выходного тока всего устройства.

Очевидно, что при этом не наступает ограничения выходного тока на уровне двухполюсника 3 (как у прототипа), а максимальный выходной ток равен

I_{вых.мах}⁺ = I_{з 61} где I_з - ток двухполюсника 3;

₆ - коэффициент передачи тока транзистора 6 в схеме ОЭ;

₁ - коэффициент передачи тока транзистора 1 в схеме ОБ.

При реальных значениях параметров транзисторов напряжение на базе транзистора 1, при котором наступает ограничение выходного тока, превышает аналогичное напряжение прототипа на 100...120 мВ.

При уменьшении входного напряжения в сторону отрицательных значений происходит обратное перераспределение токов транзисторов, однако максимальный ток нагрузки в этом случае равен половине тока I_з.

Таким образом диапазон значений выходного тока в предлагаемой схеме в 20...30 раз превышает аналогичный параметр прототипа.

Предлагаемая схема имеет также больший по сравнению с прототипом коэффициент ослабления синфазных сигналов. Если вследствие воздействия синфазного сигнала появится приращение тока эмиттера транзистора 6, то это приведет к увеличению токов коллекторов транзисторов 1 и 2, увеличению выходного тока повторителя тока 5 и уменьшению тока базы транзистора 6, которое компенсирует возникшее возмущение.