сумматор по модулю три

Формула изобретения

СУММАТОР ПО МОДУЛЮ ТРИ, содержащий два элемента сложения по модулю два, i-й (i=1,2) вход первого из которых соединен с входом i-го разряда первого операнда, первый вход второго операнда соединен с первым входом второго элемента сложения по модулю два, отличающийся тем, что содержит два элемента равнозначности, инверсный вход i-го из которых соединен с входом первого разряда первого операнда, второй вход i-го операнда соединен с i-м прямым входом второго элемента равнозначности и i-м прямым входом второго элемента равнозначности, первый вход второго операнда соединен с третьим входом первого элемента равнозначности, второй вход второго операнда соединен с третьим входом первого элемента сложения по модулю два, четвертый вход которого соединен с выходом первого элемента равнозначности, выход второго элемента равнозначности соединен с вторым входом второго элемента сложения по модулю два, выход i-го элемента сложения по модулю два соединен с i-м выходом сумматора.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.

Известен сумматор по модулю три двух приведенных операндов, содержащий шесть элементов И, два элемента ИЛИ, два элемента ИЛИ-НЕ и два элемента сложения по модулю два [1].

Недостатками сумматора являются невозможность выполнения операции сложения по модулю три полных операндов и высокая конструктивная сложность (по числу входов логических элементов).

Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является сумматор по модулю три двух полных двухразрядных операндов, который содержит восемь элементов И, два элемента ИЛИ, два элемента ИЛИ-НЕ и два элемента сложения по модулю два [2].

Недостатками известного сумматора по модулю три являются высокая конструктивная сложность и низкое быстродействие.

На чертеже представлена схема предлагаемого сумматора по модулю три.

Сумматор содержит два элемента 1 и 2 равнозначности, два элемент 3 и 4 сложения по модулю два, входы старшего 5 и младшего 6 разрядов первого операнда, входы старшего 7 и младшего 8 разрядов второго операнда, выходы старшего 9 и младшего 10 разрядов результата.

В сумматоре i-й (i = 1, 2) вход первого элемента 4 сложения по модулю два соединен с входом i-го разряда первого операнда. Первый вход второго операнда соединен с первым входом второго элемента 3 сложения по модулю два. Инверсный вход i-го элемента равнозначности соединен с входом 5 первого разряда первого операнда. Второй вход i-го операнда соединен с i-м прямым входом первого элемента 2 равнозначности и i-м прямым входом второго элемента 1 равнозначности. Первый вход 7 второго операнда соединен с третьим входом первого элемента 4 сложения по модулю два и третьим прямым входом первого элемента 2 равнозначности. Выход первого элемента 2 равнозначности соединен с четвертым входом первого элемента 4 сложения по модулю два. Выход второго элемента 1 равнозначности соединен с вторым входом второго элемента 3 сложения по модулю два. Выход i-го элемента сложения по модулю два соединен с i-м выходом сумматора.

Сумматор по модулю три работает следующим образом.

На входы 5 и 6 сумматора поступают соответственно старший х₁ и младший х₂ разряды первого операнда Х = 2х₁ + х₂, на входы 7 и 8 сумматора - соответственно старший y₁ и младший y₂ разряды второго операнда Y = 2y₁ + y₂, где x_i {0,1}, y_i {0,1}, i = 1, 2 и X {0, 1, 2, 3}, Y {0, 1, 2, 3}. На выходах 9 и 10 формируется двухразрядный двоичный код результата R = 2r₁ + r₂ операции сложения двух чисел Х и Y по модулю три, r_i {0,1}, i = 1,2 и R {0, 1, 2, 3}, причем на выходе 9 реализуется старший разряд r₁, а на выходе 10 - младший разряд r₂ результата R.

Работа заявляемого сумматора по модулю три описывается следующими соотношениями:

r1=y1R(, x2, y2);;

r2= x1x2y2R(, x2, y1, y2),, где где R(, x2, y2)= x2 y2 v x1 ,,

R(, x2, y1, y2)= x2 y1 y2 v x1 - функции, реализуемые соответственно элементами 1 и 2 равнозначности.

В таблице приведены значения реализуемых сумматором функций r_i = r_i(x₁, x₂, y₁, y₂), i = 1, 2.

Отметим, что на некоторых наборах входных переменных (см. таблицу) на выходах сумматора разряды результата принимают значения r₁ = r₂ = 1. Это допустимо, поскольку 00mod3 = 11mod3, и на входы сумматора подаются полные операнды. Такой подход позволил значительно упростить конструкцию сумматора.

Достоинством заявляемого сумматора является простая конструкция и высокое быстродействие. Так, сложность (по числу входов логических элементов) предлагаемого сумматора равна 13, сложность прототипа равна 30. Быстродействие, определяемое глубиной схемы, заявляемого сумматора равно 2t, где t - задержка на вентиль. Быстродействие прототипа равно 3t.