устройство для отладки микроэвм

Формула изобретения

1. УСТРОЙСТВО ДЛЯ ОТЛАДКИ МИКРОЭВМ, содержащее блок управления остановом, блок синхронизации, блок формирования сигнала сброса, блок формирования эталонных сигналов, блок формирования одиночного импульса, блок коммутации, блок сравнения, первая группа информационных входов которого соединена с выходом блока формирования эталонных сигналов, вторая и третья группы информационных входов блока сравнения являются соответственно группой управляющих и группой адресных входов устройства для подключения к группе управляющих выходов и входов и к группе адресных входов-выходов системной шины отлаживаемой микроЭВМ, выход блока сравнения подключен к первому режимному входу блока коммутации, выход блока управления остановом соединен с входом останова блока синхронизации, выход блока формирования сигнала сброса является выходом сигнала сброса устройства для подключения к входу сброса группы управляющих выходов и входов системной шины отлаживаемой микроЭВМ, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения в непрерывном режиме работы останова микроЭВМ в заданной контрольной точке программы по соответствующим значениям сигналов адресной, управляющей и информационной шин, в него введены элемент И, два элемента И - НЕ, счетчик тактов ожидания, при этом тактовый вход счетчика тактов ожидания, второй режимный вход блока коммутации и вход запроса блока синхронизации являются соответственно входом тактов синхронизации, входом строба адреса и входом запроса на захват системной шины микроЭВМ группы управляющих входов устройства для подключения соответственно к выходу тактов синхронизации, выходу сигнала строба адреса и выходу запроса на захват системной шины микроЭВМ группы управляющих выходов и входов системной шины отлаживаемой микроЭВМ, выход блока управления остановом соединен с входом сброса счетчика тактов ожидания и является выходом сигнала готовности устройства для подключения к входу сигнала готовности группы управляющих выходов и входов системной шины отлаживаемой микроЭВМ, выход блока синхронизации является выходом сигнала синхронизации устройства для подключения к входу установки сигнала подтверждения захвата системной шины отлаживаемой микроЭВМ, четвертая группа информационных входов блока сравнения является группой информационных входов устройства для подключения к группе информационных входов-выходов системной шины отлаживаемой микроЭВМ, выход блока сравнения соединен с первым входом первого элемента И - НЕ, второй вход которого подключен к выходу счетчика тактов ожидания, а выход соединен с третьим режимным входом блока коммутации, первый выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу блока формирования сигнала сброса, выход элемента И соединен с первым входом блока управления остановом, второй вход которого подключен к выходу второго элемента И - НЕ, первый вход которого соединен с выходом блока формирования одиночного импульса, а второй вход подключен к второму выходу блока коммутации.

2. Устройство по п.1, отличающееся тем, что блок управления остановом содержит D-триггер с раздельными входами установки сброса и задатчик сигнала логической единицы, выход которого соединен с входом установки и информационным входом D-триггера, вход сброса, тактовый вход и выход которого являются соответственно первым, вторым входами и выходом блока управления остановом.

3. Устройство по п.1, отличающееся тем, что блок синхронизации содержит элемент И - НЕ и элемент НЕ, вход которого является первым входом блока синхронизации, а выход соединен с первым входом элемента И - НЕ, второй вход и выход которого являются соответственно вторым входом и выходом блока синхронизации.

Описание изобретения к патенту

Устройство относится к вычислительной технике и может быть использовано для отладки и проверки работы микроЭВМ с динамической памятью.

Целью изобретения является расширение функциональных возможностей устройства для отладки микроЭВМ за счет обеспечения в непрерывном режиме работы останова микроЭВМ в заданной контрольной точке программы по соответствующим значениям сигналов адресной, информационной и управляющей шин микроЭВМ.

На фиг. 1 представлена структурная схема устройства для отладки микроЭВМ; на фиг. 2 - схема блока управления остановом; на фиг.3 - схема блока синхронизации; на фиг.4 - схема блока формирования одиночного импульса; на фиг.5 - схема блока коммутации; на фиг.6 - схема блока формирования сигнала сброса; на фиг.7 - схема блока сравнения; на фиг. - схема узла сравнения; на фиг.9 - алгоритм совместной работы устройства и микроЭВМ в режиме непрерывного выполнения программы с остановом по адресу и данным в соответствующей контрольной точке программы.

Устройство (фиг. 1) содержит блок 1 управления остановом, блок 2 синхронизации, блок 3 формирования сигнала сброса, блок 4 эталонных сигналов, блок 5 формирования одиночного импульса, блок 6 коммутации, блок 7 сравнения, элемент И 8, первый и второй элементы И-НЕ 9 и 10, счетчик 11 тактов ожидания, выход 12 блока 4, соединенный с первой группой информационных входов блока 7, вторая, третья и четвертая группы 13, 14 и 15 информационных входов которого являются соответственно группами управляющих адресных и информационных входов устройства для подключения соответственно к группе управляющих выходов и входов, к группе адресных входов-выходов и к группе информационных входов-выходов системной шины микроЭВМ, выход 16 блока 7, являющийся первым входом блока 6, выход 17 блока 1, являющийся первым входом блока 2 и выходом сигнала готовности устройства для подключения к входу сигнала готовности группы управляющих выходов и входов системной шины микроЭВМ, выход 18 блока 3, являющийся выходом сигнала сброса устройства для подключения к входу сброса группы управляющих выходов и входов системной шины микроЭВМ, тактовый вход 19 счетчика 11, второй вход 20 блока 6 и второй вход 21 блока 2, являющиеся соответственно входом таков синхронизации, входом строба адреса и входом запроса на захват системной шины микроЭВМ группы 13 управляющих входов устройства, выход 22 блока 2, являющийся выходом сигнала синхронизации устройства для подключения к входу установки сигнала подтверждения захвата системной шины микроЭВМ, выход 23 первого элемента И-НЕ 9, являющийся третьим входом блока 6, первый и второй выходы 24 и 25 блока 6, выход 26 элемента И 8, выход 27 второго элемента И-НЕ 10, выход 28 блока 5, выход 29 счетчика 11.

Блок 1 управления остановом (фиг.2) содержит D-триггер 30 с раздельными входами установки и сброса, задатчик 31 сигнала логической "1", выход 32 которого соединен с входом установки и информационным входом D-триггера 30. Блок 2 синхронизации (фиг.3) содержит элемент И-НЕ 33, элемент НЕ 34. Блок 5 формирования одиночного импульса (фиг.4) содержит асинхронный RS-триггер, выполненный на элементах И-НЕ 35, 36, коммутационный узел 37, задатчик 38 сигнала логического "0". Блок 6 коммутации (фиг.5) содержит два узла 39, 40 коммутации. Блок 3 формирования сигнала сброса (фиг.6) содержит элемент И 41, узел 42 коммутации, задатчик 43 логического "0", задатчик 44 логической "1". Блок 7 сравнения (фиг.7) содержит три узла 45, 46, 47 сравнения с соответствующими выходами 48, 49, 50 два узла 51, 52 коммутации, элемент И-НЕ 53. Узел 45 сравнения (фиг.8) содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 54 группы из n элементов, элементы НЕ 55 группы из n элементов.

Блок 1 управления остановом предназначен для формирования на выходе 17 сигнала ГОТОВНОСТЬ/ в зависимости от сигналов, поступающих на первый и второй входы блока 1. Блок 2 синхронизации предназначен для синхронизации работы устройства и контроллера прямого доступа к памяти микроЭВМ путем формирования на выходе 22 сигнала синхронизации при наличии на первом и втором входах блока 2 сигналов и ЗАПРОС соответственно. Блок 3 формирования сигнала сброса предназначен для формирования сигнала (активный уровень - низкий, соответствующий логическому "0"), который приводит в исходное состояние устройство и микроЭВМ. Блок 4 эталонных сигналов предназначен для формирования эталонного значения адреса, данных и управляющих сигналов системной шины микроЭВМ в соответствующей контрольной точке программы микроЭВМ. Блок 5 формирования одиночного импульса предназначен для формирования сигнала логического "0" на выходе 28 во время однократного переключения контактов узла 37 коммутации. Блок 6 коммутации предназначен для подключения первого или второго входа блока 6 к первому входу 24 элемента И 8 и соединения третьего входа блока 6 с вторым входом 25 второго элемента И-НЕ 10 в зависимости от заданного режима отладки микроЭВМ. Блок 7 сравнения предназначен для формирования на выходе 16 сигнала логического "0" при совпадении эталонных сигналов группы информационных входов 12 с текущим значением соответствующих сигналов (управления, адреса, данных) в группах информационных входов 13, 14, 15 блока 7. Элемент И 8 предназначен для формирования сигнала логического "0" на выходе 26 при наличии сигнала на выходе 18 блока 3 или при поступлении на выход 24 блока 6 сигнала логического "0" с выхода 16 блока 7 или с выхода 20 строба адреса устройства. Элемент И-НЕ 9 предназначен для формирования на выходе 23 сигнала логического "0" при наличии на выходах 16, 29 соответственно блока 7 и счетчика 11 сигналов логической "1". Элемент И-НЕ 10 предназначен для формирования на выходе 27 запускающего импульса (логической "1"). Счетчик 11 тактов ожидания предназначен для формирования на выходе 29 сигнала логической "1" при поступлении на его тактовый вход с входа 19 тактов синхронизации устройства заданного числа тактов синхронизации системной шины микроЭВМ, начиная с момента, когда на вход сброса счетчика 11 с выхода 17 блока 1 поступает сигнал (активный уровень - низкий, соответствующий логическому "0").

Узел 37 коммутации блока 5 (фиг.4) представляет собой переключающий контакт кнопки ПУСК, необходимой для формирования одиночного импульса. Узлы 39, 40 коммутации блока 6 (фиг.5) представляют собой переключающие контакты двух тумблеров, необходимых для задания режимов отладки. При этом, если тумблер ОСТАНОВ ПО АДРЕСУ (узел 39) установлен в положение ВКЛ, как показано на фиг.5, то задается непрерывный режим прохождения программы независимо от положения тумблера РЕЖИМЫ ОТЛАДКИ (узел 40). Узел 42 коммутации блока 3 (фиг. 6) есть нормально замкнутый контакт тумблера СБРОС-РАБОТА для осуществления ручного сброса устройства и микроэвм. Узлы 51, 52 коммутации блока 7 есть контакты тумблеров ШИН-У и ШИН-Д для обеспечения в непрерывном режиме работы останова микроЭВМ по адресу (контакты 51, 52 разомкнуты), по адресу и данным (контакт 51 разомкнут, контакт 52 замкнут) или по адресу, данным и управляющим сигналам системной шины микроЭВМ, совпадающим с соответствующими эталонными сигналами блока 4 (контакты 51, 52 замкнуты).

Устройство обеспечивает следующие основные аппаратные режимы отладки микроЭВМ: непрерывный режим прохождения программы с остановом по адресу, непрерывный режим прохождения программы с остановом в заданной контрольной точке программы по соответствующим значениям адреса и данных (или адреса, данных и управляющих сигналов) системой шины микроЭВМ, шаговый режим поциклового прохождения программы. При этом для обеспечения операций отладки и проверки во всех режимах осуществляется синхронизация работы устройства и системного контроллера прямого доступа к памяти микроЭВМ (КПДП), что позволяет в течение всего времени останова микроЭВМ производить съем информации с ее системной шины с целью индикации или измерения при помощи известных технических средств (осциллограф, вольтметр, линейка светодиодов и т. д.).

Устройство предназначено для отладки и проверки микроЭВМ, построенных на базе микропроцессора К1810ВМ86 (см. Ю.Чжен Лю, Г.Гибсон. Микропроцессоры семейства 8086/8088. М., 1987), описание работы и временные диаграммы которого опубликованы в журнале Микропроцессорные средства и системы, 1986, N 1, с. 28-33. Принципиально возможно использование устройства для отладки и проверки микроЭВМ на базе микропроцессорного комплекта серии К580.

Устройство работает следующим образом.

Для задания непрерывного режима прохождения программы с остановом микроЭВМ по адресу тумблер ОСТАНОВ ПО АДРЕСУ (узел 39) должен быть установлен в положение ВКЛ, как показано на фиг.5, при этом контакты тумблеров ШИН-У и ШИН-Д (узлы 51, 52, фиг.7) должны быть разомкнуты, а тумблер РЕЖИМЫ ОТЛАДКИ (узел 40, фиг.5) - переведен в положение ШАГОВЫЙ, т.е. нормально замкнутые контакты узла 40 разомкнуты. В исходном состоянии на первом входе блока 1, т.е. на входе 26 сброса D-триггера 30 (фиг.2), присутствует сигнал , в результате чего на выходе 17 блока 1 вырабатывается сигнал (логический "0"). При переводе тумблера СБРОС-РАБОТА в положение РАБОТА на выходе 18 блока 3 вырабатывается логическая "1", что приводит к снятию сигнала на выходе 18 сигнала сброса устройства, подключенном к входу сброса группы управляющих выходов и входов системной шины микроЭВМ. При этом центральный процессор микроЭВМ начинает выполнять первый машинный цикл. Так как на выходе 17 блока 1 сохраняется сигнал , то на соответствующем выходе устройства, подключенном к входу сигнала готовности группы управляющих выходов и входов системной шины микроЭВМ, присутствует сигнал логического "0", который переводит центральный процессор микроЭВМ в состояние тактов ожидания Тож. После однократного нажатия на кнопку ПУСК (узел 37, фиг. 4) на выходе блок 5 формируется запускающий импульс (логический "0"), который поступает на вход 28 второго элемента И-НЕ 10, на выходе которого вырабатывается сигнал логической "1", поступающий на тактовый вход 27 D-триггера 30 блока 1. На выходе 17 блока 1 вырабатывается сигнал ГОТОВНОСТЬ (логическая "1"), который поступает на выход сигнала готовности устройства, в результате чего микроЭВМ выходит из состояния Тож и завершает первый машинный цикл, переходя в режим непрерывного выполнения программы. При этом с адресных входов-выходов системной шины микроЭВМ, образующих адресную шину, на адресные входы 14 устройства в конце первого такта очередного цикла микроЭВМ поступает текущее значение сигналов, которое сравнивается в блоке 7 с эталонным значением адреса, задаваемым для соответствующей контрольной точки программы блоком 4. При совпадении эталонных и текущих значений адреса на выходе блока 7 формируется сигнал логического "0", который поступает на первый вход 16 блока 6 коммутации. В результате с выхода 24 блока 6 на первый вход элемента И 8 поступает логический "0", который затем поступает на вход 26 D-триггера 30, на выходе 17 которого вырабатывается сигнал , переводящий микроЭВМ в состояние Тож. Это позволяет при помощи осциллографа, вольтметра или других технических средств измерять сигналы системной шины в заданной контрольной точке программы или их индициировать. Для продолжения работы в этом режиме останова по адресу необходимо установить новое значение эталонных сигналов адреса в блоке 4 и повторного нажать на кнопку ПУСК. При этом на выходе блока 1 формируется сигнал ГОТОВНОСТЬ, микроЭВМ выходит из состояния Тож и в момент совпадения очередного текущего значения адреса по сигналу снова переходит в состояние Тож, необходимое для осуществления технологических операций отладки микроЭВМ.

Если в результате повторного запуска микроЭВМ происходит программно инициализация КПДП, то на второй вход 21 блока 2 синхронизации с входа запроса на захват системной шины микроЭВМ группы управляющих входов устройства, подключенного к выходу запроса на захват системной шины микроЭВМ группы управляющих выходов и входов системной шины микроЭВМ, поступают периодические сигналы ЗАПРОС. Когда на выходе блока 1 и, следовательно, на первом входе блока 2 установлен сигнал , то при поступлении сигнала ЗАПРОС на выходе 22 блока 2 формируется сигнал (логический "0"), который поступает на выход сигнала синхронизации устройства, подключенный к входу установки сигнала подтверждения захвата системной шины микроЭВМ, в результате чего локальная шина центрального процессора микроЭВМ отключается от системной шины, которую захватывает КПДП на время одного цикла для осуществления очередного цикла регенерации динамической памяти микроЭВМ. При завершении цикла регенерации сигналы ЗАПРОС и соответственно снимаются, а локальная шина центрального процессора микроЭВМ подключается к системной шине. Поскольку захват системной шины КПДП осуществляется кратковременно по сравнению с временем владения системной шиной центральным процессором (1,05 мкс в течение каждых 15 мкс для ПЭВМ ЕС1840), то это не влияет на правильность измерения или индикации сигналов системной шины.

Для работы в шаговом режиме необходимо перевести тумблер ОСТАНОВ ПО АДРЕСУ блока 6 коммутации в положение ВЫКЛ, а тумблер РЕЖИМЫ ОТЛАДКИ - в положение ШАГОВЫЙ (фиг.5). В результате после очередного нажатия на кнопку ПУСК блока 5 микроЭВМ выходит из состояния Тож, заканчивает текущий машинный цикл и переходит к выполнению следующего цикла. В конце первого такта цикла на вход 20 строба адреса устройства, соединенный с выходом сигнала строба адреса группы управляющих выходов и входов системной шины микроэВМ, поступает строб адреса (логический "0"), который затем поступает на вход 24 элемента И 8. На выходе элемента И 8 вырабатывается сигнал логического "0", который сбрасывает D-триггер 30 блока 1. При этом на выходе 17 блока 1 вырабатывается сигнал ОСТАНОВ, который переводит микроЭВМ в состояние Тож. Работа блока 2 синхронизации в этом режиме аналогична работе этого блока в режиме останова по адресу, рассмотренном выше.

Для работы устройства в непрерывном режиме прохождения программы с остановом в заданной контрольной точке по соответствующим значениям адреса и данных системной шины микроЭВМ тумблер РЕЖИМЫ ОТЛАДКИ переводится в положение НЕПРЕРЫВНЫЙ (узел 40, фиг.5), тумблер ШИН-Д устанавливается в положение, при котором контакты узла 52 замкнуты (фиг.7), а тумблер ОСТАНОВ ПО АДРЕСУ остается в положение ВЫКЛ (фиг. 5). Тогда после снятия сигнала (тумблер СБРОС-РАБОТА блока 3 в положении РАБОТА) микроЭВМ переходит в состояние Тож, так как на выходе блока 1 присутствует сигнал . Так как активный низкий уровень этого сигнала является для счетчика 11 разрешением счета тактов синхронизации, поступающих на тактовый вход счетчика с входа тактов синхронизации устройства, подключенного к выходу тактов синхронизации группы управляющих выходов и входов системной шины микроЭВМ, то при поступлении заданного числа тактов на выходе 29 счетчика 11 вырабатывается сигнал логической "1", который поступает на второй вход элемента И-НЕ 9, на первом входе которого присутствует сигнал логической "1", если нет совпадения текущего значения сигналов адреса и данных с соответствующими эталонными значениями блока 4. Тогда на выходе элемента И-НЕ 9 вырабатывается сигнал логического "0", который поступает на третий вход 23 блока 6, в результате чего на втором выходе 25 блока 6 вырабатывается сигнал логического "0", который поступает на второй вход элемента И-НЕ 10, на выходе которого вырабатывается запускающий импульс, поступающий на тактовый вход 27 D-триггера 30 (фиг.2). Тогда на выходе блока 1 вырабатывается сигнал ГОТОВНОСТЬ, который сбрасывает счетчик 11 и одновременно поступает на вход сигнала готовности группы управляющих выходов и входов системной шины микроЭВМ. При этом микроЭВМ выходит из состояния Тож, заканчивает текущий машинный цикл и переходит к выполнению следующего цикла. В конце первого такта на вход 20 блока 6 поступает строб адреса (логический "0") от микроЭВМ, который затем поступает на первый вход 24 элемента И 8, вырабатывается сигнал логического "0", который сбрасывает D-триггер 30 блока 1. При этом на выходе 17 блока 1 вырабатывается сигнал , который снова переводит микроЭВМ в состояние Тож и одновременно запускает счетчик 11 тактов ожидания. При поступлении на тактовый вход 19 счетчика 11 заданного числа тактов синхронизации на выходе 29 счетчика вырабатывается сигнал логической "1", который поступает на второй вход элемента И-НЕ 9. Если при этом на первом входе элемента И-НЕ 9 присутствует сигнал логического "0", то на выходе элемента И-НЕ 9 сохраняется сигнал логической "1". В результате микроЭВМ остается в состоянии Тож, обеспечивая тем самым возможность измерения или индикации сигналов системной шины. Работа блока 2 синхронизации в этом режиме аналогична описанной выше работе блока 2 в режиме останова по адресу. На фиг.9 представлен алгоритм работы устройства в данном режиме.

Если необходимо обеспечить останов в заданной контрольной точке по соответствующим сигналам адреса, данных и управляющих сигналов, то нужно тумблер ШИН-У блока 7 перевести в положение, при котором контакты узла 51 замкнуты (фиг.7). В этом случае сигнал логического "0" на выходе блока 7 формируется только при совпадении текущего значения сигналов адреса, данных и управления системной шины микроЭВМ с соответствующими эталонными сигналами блока 4.