синхронизатор импульсов управления тиристорным преобразователем

Формула изобретения

СИНХРОНИЗАТОР ИМПУЛЬСОВ УПРАВЛЕНИЯ ТИРИСТОРНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащий каналы управления по числу фаз, каждый из которых имеет блок индикации нулевого напряжения, выходом через основной формирователь подключенный к S-входу основного RS-триггера и через инвертор и дополнительный формирователь - к S-входу дополнительного RS-триггера, при этом основные RS-триггеры соединены по кольцевой схеме так, что инверсный выход триггера последующего канала соединен с R-входом триггера предыдущего канала, аналогичным образом соединены по кольцевой схеме дополнительные RS-триггеры, а дополнительные R-входы RS-триггеров одного канала подключены к инверсным выходам друг друга, отличающийся тем, что в него введены каналы управления по числу линейных напряжений, каждый из которых аналогичен каналу управления по фазному напряжению, и двенадцать логических элементов 3И по числу тиристоров силового блока, при этом к входам первого логического элемента 3И подключены прямой выход дополнительного RS-триггера канала управления по фазе C, инверсный выход основного RS-триггера канала управления по линейному напряжению AB и прямой выход основного RS-триггера канала управления по линейному напряжению BC, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений, к входам четвертого логического элемента 3И подключены прямой выход основного RS-триггера канала управления по фазе C, инверсный выход дополнительного RS-триггера канала управления по линейному напряжению AB, прямой выход дополнительного RS-триггера канала управления по линейному напряжению BC, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений, к входам седьмого логического элемента 3И подключены инверсный выход дополнительного RS-триггера канала управления по фазе B, прямой выход дополнительного RS-триггера канала управления по фазе C и прямой выход дополнительного RS-триггера канала управления по линейному напряжению CA, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений, к входам десятого логического элемента 3И подключены инверсный выход основного RS-триггера канала управления по фазе B, прямой выход основного RS-триггера канала управления по фазе C, прямой выход основного RS-триггера канала управления по линейному напряжению CA, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений.

Описание изобретения к патенту

Изобретение относится к преобразовательной технике и может быть использовано для управления тиристорами в непосредственных преобразователях частоты.

Известен синхронизатор импульсов управления тиристорным преобразователем, который содержит три канала управления, каждый из которых состоит из блока индикации нулевого напряжения, выход которого через формирователь подключен к S-входу основного RS-триггера и через инвертор и дополнительный формирователь - к S-входу дополнительного RS-триггера. Основные RS-триггеры соединены по кольцевой схеме так, что инверсный выход триггера последующего канала соединен с R-входом предыдущего канала. Аналогично соединены по кольцевой схеме дополнительные RS-триггеры. Кроме того, в каждом канале дополнительные R-входы основного и дополнительного триггеров данного канала подключены к инверсным выходам друг друга (авт. св. СССР N 1239797, кл. Н 02 М 1/08, 1986).

Синхронизатор работает следующим образом. При подаче на входы блоков индикации нулевого напряжения трехфазной системы синхронизирующих напряжений на их выходах образуются прямоугольные импульсы длительностью до 180 эл. град. сдвинутые относительно друг друга на 120 эл. град. Эти импульсы инвертируются инверторами. Инвертируемые и неинвертируемые импульсы подаются на формирователи, на выходах которых появляется последовательность коротких импульсов, сдвинутых относительно друг друга на 60 эл. град. Эти импульсы воздействуют на входы триггеров обоих колец основных и дополнительных триггеров, приводя к изменению их состояний в том случае, если на их R-входах отсутствуют сигналы, запрещающие переключение и которые формируются в результате логического сложения импульсов с инверсных выходов последующих триггеров данного кольца и триггеров другого кольца, S-входы которых связаны с предыдущей фазой питающей сети. Таким образом, результирующая длительность запрета составляет 180 эл. град. , т. е. на протяжении полупериода питающего напряжения частотой 50 Гц обеспечивается помехоустойчивость устройства.

Однако при применении данного синхронизатора в непосредственных преобразователях частоты на 100 Гц не обеспечивается синхронизация импульсов управления по линейным напряжениям и снижается его помехоустойчивость, так как в этих случаях для обеспечения помехоустойчивости требуется запрет на формирование импульсов синхронизации длительностью 270 эл. град. , который, как следует из характеристик описанного синхронизатора, он не обеспечивает. Следовательно, в пределах 90 эл. град. при частоте 100 Гц возможно формирование ложных синхроимпульсов.

Целью изобретения является расширение функциональных возможностей и повышение помехоустойчивости.

Цель достигается тем, что в синхронизатор введены каналы управления по числу линейных напряжений, аналогичные каналам управления по фазам, трехвходовые логические элементы И, количество которых определяется числом тиристоров непосредственного преобразователя частоты. Входы логических элементов соединены с соответствующими прямыми и инверсными выходами основных и дополнительных RS-триггеров каналов управления по фазным и линейным напряжениям, а именно к входам первого логического элемента 3И подключены прямой выход дополнительного RS-триггера канала управления по фазе С, инверсный выход основного RS-триггера канала управления по линейному напряжению АВ и прямой выход основного RS-триггера канала управления по линейному напряжению ВС, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений к входам четвертого логического элемента 3И подключены прямой выход основного RS-триггера канала управления по фазе С, инверсный выход дополнительного RS-триггера канала управления по линейному напряжению АВ, прямой выход дополнительного RS-триггера канала управления по линейному напряжению ВС, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений, к входам седьмого логического элемента 3И подключены инверсный выход дополнительного RS-триггера канала управления по фазе В, прямой выход дополнительного RS-триггера канала управления по фазе С и прямой выход дополнительного RS-триггера канала управления по линейному напряжению СА, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров каналов управления в порядке чередования фазных и линейных напряжений, к входам десятого логического элемента 3И подключены инверсный выход основного RS-триггера канала управления по фазе В, прямой выход основного RS-триггера канала управления по фазе С, прямой выход основного RS-триггера канала управления по линейному напряжению СА, к входам следующих двух логических элементов 3И подключены аналогичные выходы RS-триггеров канала управления в порядке чередования фазных и линейных напряжений.

Введение дополнительных каналов управления по числу линейных напряжений позволяет использовать предлагаемый синхронизатор на частоте 100 Гц. Кроме того, введение трехвходовых логических элементов И и соответствующих связей между выходами каналов управления и входами логических элементов обеспечивает повышение помехоустойчивости синхронизатора за счет расширения запрета на формирование ложных синхроимпульсов со 180 до 270 эл. град.

На фиг. 1 изображена структурная схема синхронизатора импульсов управления, где 1. . . 3 - каналы управления по фазным напряжениям, 4. . . 6 - каналы управления по линейным напряжениям, 7 - блок логических элементов; на фиг. 2 изображена принципиальная электрическая схема каналов управления по фазным (линейным) напряжениям, где 1. . . 3 - каналы управления по фазным напряжениям, 4. . . 6 - каналы управления по линейным напряжениям, 8. . . 10 (11. . . 13) - блоки индикации нулевого фазного (линейного) напряжения, 14. . . 16 (17. . . 19) - формирователи импульсов в каналах управления по фазному (линейному) напряжению, 20. . . 22 (23. . . 25) - основные RS-триггеры в каналах управления по фазному (линейному) напряжению, 26. . . 28 (29. . . 31) - инверторы в каналах управления по фазному (линейному) напряжению, 32. . . 34 (35. . . 37) - дополнительные формирователи импульсов в каналах управления по фазному (линейному) напряжению, 38. . . 40 (41. . . 43) - дополнительные RS-триггеры в каналах управления по фазному (линейному) напряжению, на фиг. 3 изображена принципиальная электрическая схема блока логических элементов синхронизатора, где 44. . . 49 - трехвходовые логические элементы И каналов управления по фазному напряжению, 50. . . 55 - трехвходовые логические элементы И каналов управления по линейному напряжению; на фиг. 4 изображены диаграммы напряжений на выходах элементов синхронизатора на 100 Гц (фиг. 2 и 3).

Каждый из каналов (1. . . 3) управления по фазному напряжению и каналов (4. . . 6) управления по линейному напряжению содержит (фиг. 2) блок 8 (9. . . 13) индикации нулевого напряжения, выход которого через формирователь 14 (15. . . 19) подключен к S-входу основного RS-триггера 20 (21. . . 25) и через инвертор 26 (27. . . 31) и дополнительный формирователь 32 (33. . 37) к S-входу дополнительного RS-триггера 38 (39. . . 43). Основные RS-триггеры 20. . . 25 соединены по кольцевой схеме так, что инверсный выход триггера последующего канала соединен с R-входом предыдущего канала. Аналогично соединены по кольцевой схеме дополнительные RS-триггеры 38. . . 43. Кроме того, в каждом канале 1. . . 6 дополнительные R-входы основного и дополнительного триггеров данного канала подключены к инверсным выходам друг друга. Прямые и инверсные выходы основных RS-триггеров 20. . . 25 и дополнительных RS-триггеров 38. . . 43 подключены к входам трехвходовых логических элементов И 44. . . 49 (фиг. 3), формирующих импульсы синхронизации по фазным напряжениям, и к входам трехвходовых логических элементов И 50. . . 55, формирующих импульсы синхронизации по линейным напряжениям. Логические элементы И 44 и 47 формируют импульсы синхронизации фазного напряжения, соответствующего первому каналу управления, а элементы И 45, 48 и 46, 49 - второму и третьему каналам управления соответственно. Логические элементы И 50 и 53 формируют импульсы синхронизации линейного напряжения, соответствующего четвертому каналу управления, а элементы И 51, 54 и 52, 55 - пятому и шестому каналам управления соответственно.

Для формирования импульсов синхронизации по фазному напряжению, соответствующему, например, каналу 1 управления (фиг. 2), входы логического элемента И 44 соединены с прямым выходом дополнительного RS-триггера 40 предыдущего канала 3 управления по фазному напряжению и инверсным и прямым выходами основных RS-триггеров 23 и 24 каналов 4 и 5 управления по линейному напряжению, входы логического элемента И 47 соединены с прямым выходом основного RS-триггера 22 предыдущего канала 3 управления по фазному напряжению и инверсным и прямым выходами дополнительных RS-триггеров 41 и 42 каналов 4 и 5 управления по линейному напряжению. Аналогично соединены по кольцевой схеме в порядке чередования фазных и линейных напряжений со сдвигом на один канал управления по фазному, так и по линейному напряжению выходы RS-триггеров с входами логических элементов И 45, 48 и 46, 49.

Для формирования импульсов синхронизации по линейному напряжению, соответствующему, например, каналу 4 управления (фиг. 2), входы логического элемента И 50 соединены с прямым выходом дополнительного RS-триггера 43 предыдущего канала 6 управления по линейному напряжению и инверсным и прямым выходами дополнительных RS-триггеров 39 и 40 каналов 2 и 3 управления по фазному напряжению, входы логического элемента И 53 соединены с прямым выходом основного RS-триггера 25 предыдущего канала 6 управления по линейному напряжению и инверсным и прямым выходами основных RS-триггеров 21 и 22 каналов 2 и 3 управления по фазному напряжению. Аналогично соединены по кольцевой схеме в порядке чередования фазных и линейных напряжений со сдвигом на один канал управления как по линейному, так и по фазному напряжениям выходы RS-триггеров с логическими элементами И 51, 53 и 52, 55.

Синхронизатор импульсов управления работает следующим образом.

При подаче на входы блоков 8. . . 13 (фиг. 2) индикации нулевого напряжения трехфазной системы синхронизирующих напряжений на их выходах образуются прямоугольные импульсы длительностью до 180 эл. град. Эти импульсы непосредственно подаются на формирователи 32. . . 37. В результате на выходах формирователей появляется последовательность коротких импульсов, которые воздействуют на входы триггеров обоих колец, приводя к изменению их состояний в том случае, если на их R-входах отсутствуют сигналы, запрещающие переключение и которые формируются в результате сложения импульсов с инверсных выходов последующих триггеров данного кольца, S-входы которых связаны с предыдущим фазным или линейным напряжением питающей сети. В результате результирующая длительность запрета по каждому каналу составляет 180 эл. град. Диаграммы напряжений на инверсных выходах RS-триггеров (фиг. 2) представлены на фиг. 4.

Прямоугольные импульсы с прямых и инверсных выходов RS-триггеров (фиг. 2) поступают на входы логических элементов 44. . . 55, выполняющих логическую операцию И. Например, при приходе на логический элемент И 44 (фиг. 3) импульсов с прямых выходов RS-триггеров 40, 24 и инверсного выхода RS-триггера 23 на выходе логического элемента И 44 формируется импульс управления (вых. 25, фиг. 4), длительность запрета на формирование ложных синхроимпульсов при этом составляет 270 эл. град. (от t₂ до t₃). Аналогично работают и другие каналы синхронизатора.

Отличительными признаками предлагаемого синхронизатора являются каналы управления по числу линейных напряжений, трехвходовые логические элементы И и соответствующие связи между входами логических элементов и выходами основных и дополнительных RS-триггеров каналов управления.

Доказательство существенности отличий. Известен синхронизатор импульсов управления, основанный на формировании импульсов синхронизации по индикации нулевого уровня напряжения как фазного, так и линейного. Известно также использование RS-триггеров в формировании импульсов синхронизации, в результате чего обеспечивается запрет на формирование ложных импульсов управления в 180 эл. град.

Однако в патентной и научно-технической литературе неизвестно применение логических элементов с подключением их входов к соответствующим выходам RS-триггеров каналов управления по фазным и линейным напряжениям, что дает возможность использовать синхронизатор в непосредственных преобразователях частоты на 150 Гц и повысить его помехоустойчивость за счет расширения запрета на формирование ложных синхроимпульсов со 180 до 300 эл. град.

Проведенные испытания синхронизатора импульсов управления в непосредственных преобразователях частоты на 150 Гц показали его работоспособность и высокую помехоустойчивость.

Использование изобретения в непосредственных преобразователях частоты, нашедших применение в качестве источников питания повышенной частоты для электроинструмента, электропривода и стригальных машинок, позволяет получить экономический эффект, обусловленный снижением затрат на ремонт и обслуживание преобразователей, сокращение простоев технологического оборудования за счет повышения надежности работы и уменьшения числа возможных аварийных режимов работы преобразователей.

(56) Авторское свидетельство СССР N 725183, кл. Н 02 Р 5/28, 1978.

Авторское свидетельство СССР N 1239797, кл. Н 02 М 1/08, 1984.