ранговый фильтр

Формула изобретения

Ранговый фильтр, содержащий семь реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, отличающийся тем, что в него дополнительно введены два аналогичных упомянутым релятора, в каждом из девяти реляторов третий и четвертый входы соединены соответственно с входами замыкающего и размыкающего ключей, первый и второй информационные входы рангового фильтра соединены соответственно с объединенными первым, четвертым входами второго, первым, третьим входами четвертого реляторов и объединенными вторым, третьим входами второго, вторым, четвертым входами четвертого реляторов, третий и четвертый информационные входы рангового фильтра подключены соответственно к объединенным первому, третьему входам первого, первому, четвертому входам третьего реляторов и объединенным второму, четвертому входам первого, второму, третьему входам третьего реляторов, выходы первого и второго реляторов соединены соответственно с объединенными первым, третьим входами шестого, вторым, третьим входами седьмого, вторым входом восьмого реляторов и объединенными первым, третьим входами пятого, первыми входами седьмого, восьмого реляторов, выходы третьего и четвертого реляторов подключены соответственно к объединенным второму, четвертому входам пятого, второму входу девятого реляторов и объединенным второму, четвертому входам шестого, четвертому входу восьмого, первому входу девятого реляторов, а выходы пятого, шестого, седьмого, восьмого и девятого реляторов соединены соответственно с четвертым входом седьмого, третьим входом восьмого, третьим, четвертым входами девятого реляторов и выходом рангового фильтра, первый и второй управляющие входы которого подключены соответственно к объединенным входам управления третьего, девятого реляторов и объединенным входам управления остальных реляторов.

Описание изобретения к патенту

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые фильтры (см., например, фиг.1 в описании изобретения к патенту РФ 2192045, кл. G06G 7/52, 2002 г.), которые содержат реляторы и с помощью двух управляющих сигналов реализуют выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых фильтров, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в них определяется выражением 4 _p, где _p есть время задержки релятора.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый фильтр (фиг.1 в описании изобретения к патенту РФ 2284652, кл. G06G 7/52, 2006 г.), который содержит реляторы и с помощью двух управляющих сигналов реализует выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением =3 _p, где _p есть время задержки релятора.

Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом фильтре, содержащем семь реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, особенность заключается в том, что в него дополнительно введены два аналогичных упомянутым релятора, в каждом из девяти реляторов третий и четвертый входы соединены соответственно с входами замыкающего и размыкающего ключей, первый и второй информационные входы рангового фильтра соединены соответственно с объединенными первым, четвертым входами второго, первым, третьим входами четвертого реляторов и объединенными вторым, третьим входами второго, вторым, четвертым входами четвертого реляторов, третий и четвертый информационные входы рангового фильтра подключены соответственно к объединенным первому, третьему входам первого, первому, четвертому входам третьего реляторов и объединенным второму, четвертому входам первого, второму, третьему входам третьего реляторов, выходы первого и второго реляторов соединены соответственно с объединенными первым, третьим входами шестого, вторым, третьим входами седьмого, вторым входом восьмого реляторов и объединенными первым, третьим входами пятого, первыми входами седьмого, восьмого реляторов, выходы третьего и четвертого реляторов подключены соответственно к объединенным второму, четвертому входам пятого, второму входу девятого реляторов и объединенным второму, четвертому входам шестого, четвертому входу восьмого, первому входу девятого реляторов, а выходы пятого, шестого, седьмого, восьмого и девятого реляторов соединены соответственно с четвертым входом седьмого, третьим входом восьмого, третьим, четвертым входами девятого реляторов и выходом рангового фильтра, первый и второй управляющие входы которого подключены соответственно к объединенным входам управления третьего, девятого реляторов и объединенным входам управления остальных реляторов.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового фильтра и схема релятора, использованного при построении указанного фильтра.

Ранговый фильтр содержит реляторы 1₁, , 1₉. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 4₁ и 4₂, входы которых являются соответственно третьим и четвертым входами релятора, первый, второй входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 4₁, 4₂. Первый и второй информационные входы рангового фильтра соединены соответственно с объединенными первым, четвертым входами релятора 1₂, первым, третьим входами релятора 1₄ и объединенными вторым, третьим входами релятора 1₂, вторым, четвертым входами релятора 1₄, третий и четвертый информационные входы рангового фильтра подключены соответственно к объединенным первому, третьему входам релятора 1₁, первому, четвертому входам релятора 1₃ и объединенным второму, четвертому входам релятора 1₁, второму, третьему входам релятора 1₃ , выходы реляторов 1₁ и 1₂ соединены соответственно с объединенными первым, третьим входами релятора 1₆ , вторым, третьим входами релятора 1₇, вторым входом релятора 1₈ и объединенными первым, третьим входами релятора 1₅, первыми входами реляторов 1₇ , 1₈, выходы реляторов 1₃ и 1₄ подключены соответственно к объединенным второму, четвертому входам релятора 1₅, второму входу релятора 1₉ и объединенным второму, четвертому входам релятора 1₆ , четвертому входу релятора 1₈, первому входу релятора 1₉, а выходы реляторов 1₅, 1₆ , 1₇, 1₈ и 1₉ соединены соответственно с четвертым входом релятора 1₇, третьим входом релятора 1₈, третьим, четвертым входами релятора 1₉ и выходом рангового фильтра, первый и второй управляющие входы которого подключены соответственно к объединенным входам управления реляторов 1₃, 1₉ и объединенным входам управления остальных реляторов.

Работа предлагаемого рангового фильтра осуществляется следующим образом. На его первый, , четвертый информационные входы подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) x₁ , , x₄; на его первом и втором управляющих входах фиксируются соответственно необходимые управляющие сигналы f ₁ и f₂, f₁, f2 {0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 4₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 4₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, сигнал Z на выходе предлагаемого рангового фильтра при всех возможных вариантах упорядочения сигналов х₁, , x₄ и всех возможных комбинациях значений сигналов f₁, f₂ будет принимать значения, указанные в представленной ниже таблице.

Варианты упорядочения	Z
	f1=1, f2=0	f 1=0, f2=1	f1 =f2=1	f1=f2 =0
x1<x2 <x3<x4	x 4	x1	x3	x2
x1<x2<x4 <x3	x3	x1	x4	x2
x1<x 3<x2<x4	x4	x1	x2	x3
x1<x4<x2 <x3	x3	x1	x2	x4
x1<x 3<x4<x2	x2	x1	x4	x3
x1<x4<x3 <x2	x2	x1	x3	x4
x3<x 1<x2<x4	x4	x3	x2	x1
x4<x1<x2 <x3	x3	x4	x2	x1
x3<x 1<x4<x2	x2	x3	x4	x1
x4<x1<x3 <x2	x2	x4	x3	x1
x2<x 1<x3<x4	x4	x2	x3	x1
x2<x1<x4 <x3	x3	x2	x4	x1
x2<x 3<x1<x4	x4	x2	x1	x3
x2<x4<x1 <x3	x3	x2	x1	x4
x3<x 2<x1<x4	x4	x3	x1	x2
x4<x2<x1 <x3	x3	x4	x1	x2
x3<x 4<x1<x2	x2	x3	x1	x4
x4<x3<x1 <x2	x2	x4	x1	x3
x2<x 3<x4<x1	x1	x2	х4	x3
x2<x4<x3 <x1	x1	x2	x3	x4
x3<x 2<x4<x1	x1	x2	х4	x2
x4<x2<x3 <x1	x1	x4	х3	x2
x3<x 4<x2<x1	x1	x3	x2	x4
x4<x3<x2 <x1	x1	x4	х2	x3

С учетом данных, приведенных в таблице, имеем

Поскольку время задержки релятора определяется выражением _p= _к+ _{ИСК.ИЛИ}+ _кл, где _к, _{ИСК.ИЛИ} и _кл есть соответственно время срабатывания компаратора, время срабатывания элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и время замыкания (размыкания) ключей, то максимальное время задержки распространения сигнала в предлагаемом ранговом фильтре равно 2 _p.

Вышеизложенные сведения позволяют сделать вывод, что ранговый фильтр (фиг.1) с помощью двух управляющих сигналов реализует выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов и обладает более высоким по сравнению с прототипом быстродействием.