устройство для управления шаговым двигателем

Формула изобретения

Устройство для управления шаговым двигателем, содержащее первую, вторую, третью шины выбора режима коммутации, шину управления, тактовую шину, шину реверса, шину разрешения чтения, постоянное запоминающее устройство, реверсивный счетчик, первый, второй, третий входы которого соединены с шинами управления, тактовой, реверса соответственно, а выходы первый, второй, третий, четвертый соединены с одноименными входами постоянного запоминающего устройства, входы которого пятый, шестой, седьмой, восьмой соединены с третьей, второй, первой, седьмой шинами выбора режима коммутации и разрешения чтения соответственно, первый, второй, третий, четвертый, пятый, шестой выходы постоянного запоминающего устройства, отличающееся тем, что в устройство дополнительно введены первая, вторая, третья схемы свертки, индикатор, шины эталонных контрольных разрядов, блок усилителей мощности с датчиками тока и напряжения в каждой фазе, при этом первый, второй, третий, четвертый, пятый, шестой выходы постоянного запоминающего устройства соединены с одноименными входами блока усилителей мощности, второй групповой выход усилителя мощности соединен с фазными обмотками шагового двигателя, а первый групповой выход усилителя мощности соединен со входами схем свертки, выходы которых подключены ко входам индикатора.

Описание изобретения к патенту

Изобретение относится к области автоматики и может быть использовано в системах с дискретным электроприводом с автоматическим обнаружением одиночных отказов на базе трехфазных, четырехфазных и шестифазных шаговых двигателей.

Известно [1] устройство для обнаружения отказов в шаговом электроприводе, содержащее блок синхронизации, реверсивный кольцевой сдвиговый регистр, элемент сравнения кодов, пороговые датчики тока и напряжения, включенные в цепь каждой фазы, при этом выходы датчиков тока подключены к первым входам логических элементов 2И, выходы датчиков напряжения - ко вторым входам, а выходы элементов 2И подключены к разрядным входам кольцевого реверсивного сдвигового регистра и первым входам элемента сравнения, вторые входы которого соединены с разрядными выходами сдвигового регистра. Устройство обнаруживает обрыв или короткое замыкание обмоток четырехфазного шагового двигателя с симметричной парной коммутацией.

Недостатками устройства являются отсутствие указателя адреса неисправности, а также невозможность обеспечения работы шагового двигателя в режиме переменной тактности, управляемой по шинам выбора режима коммутации.

Наиболее близким к заявленному устройству является устройство для управления шаговым двигателем [2], содержащее первую, вторую, третью шины выбора режима коммутации, шину управления, тактовую шину, шину реверса, реверсивный 2/12 счетчик, первый, второй и третий входы которого соединены с шинами управления, тактовой, реверса соответственно, постоянное запоминающее устройство, шину разрешения чтения, при этом первый-четвертый выходы реверсивного счетчика соединены с одноименными входами постоянного запоминающего устройства, пятый, шестой, седьмой, восьмой входы которого соединены с третьей, второй, первой, седьмой шинами выбора режима коммутации и разрешения чтения соответственно, а выходы первый-шестой постоянного запоминающего устройства являются одноименными выходами устройства управления шаговым двигателем.

Это устройство реализует известные режимы коммутации и стоянки для двигателей с различным числом фазных обмоток и обеспечивает работу шагового двигателя в режиме переменной тактности, управляемой по шинам выбора режима коммутации.

Однако данное устройство не обнаруживает неисправности и не указывает их адреса.

Заявляемое изобретение направлено на расширение функциональных возможностей устройства. Это достигается тем, что в устройство дополнительно введены первая, вторая, третья схемы свертки, выходы 10, 11, 12 постоянного запоминающего устройства, представляющие эталонные контрольные разряды кода Хэмминга, индикатор, блок усилителей мощности с датчиками тока и напряжения, при этом входы 1, 2, 4 первой схемы свертки, входы 1, 3, 4 второй схемы свертки, входы 2, 3, 4 третьей схемы свертки соединены с одноименными (логическими) выходами 1, 2, 3, 4 блока усилителей мощности, силовые выходы а, b, с, d которых соединены с фазными обмотками А, В, С, D шагового двигателя, выходы постоянного запоминающего устройства 10, 11, 12 соединены с одноименными входами схем свертки, выходы которых первый, второй, третий соединены с одноименными входами индикатора.

На чертеже приведена блок-схема устройства.

Устройство содержит шины выбора режима коммутации 1-3, шину управления 4, тактовую шину 5, шину реверса 6, шину разрешения чтения 7, реверсивный 2/12 счетчик 8, постоянное запоминающее устройство 9, схемы свертки 14, 15, 16, индикатор 18, блок усилителей мощности 13.

Шины выбора режима коммутации 3, 2, 1 соединены со входами 5, 6, 7 постоянного запоминающего устройства соответственно, шина управления 4 подсоединена к первому входу реверсивного счетчика 8, тактовая шина 5 и шина реверса 6 подключены ко второму и третьему входам реверсивного счетчика соответственно, шина разрешения чтения 7 соединена с восьмым входом постоянного запоминающего устройства 9, выходы 1, 2, 3, 4 реверсивного счетчика соединены с одноименными входами постоянного запоминающего устройства 9, выходы которого 1-6 соединены с одноименными входами блока усилителей мощности 13, вторые (силовые) выходы которого а, b, с, d подключены к фазовым обмоткам А, В, С, D двигателя соответственно, а первые (логические) выходы блока усилителей мощности 1, 2, 3, 4 соединены соответственно со входами 1, 2, 4 первой схемы свертки 14, со входами 1, 3, 4 второй схемы свертки 15, а также со входами 2, 3, 4 третьей схемы свертки 16, выходы 1, 2, 3 которых подключены к одноименным входам индикатора 18, десятый вход первой схемы свертки 14, одиннадцатый вход второй схемы свертки 15, двенадцатый вход третьей схемы свертки 16 соединены соответственно с выходами 10, 11, 12 постоянного запоминающего устройства.

Усилители мощности блока 13 содержат по два канала с общим входом в логических уровнях постоянного запоминающего устройства 9, первый канал (логический) формирует логическую переменную _i=DT_i DH_i, при этом DT_i=DH_i=1, если ток и напряжение в i фазе соответствуют номиналу, иначе ноль, второй канал (силовой) преобразует входной сигнал управления фазами (таблицы 1-3) до уровня, соответствующего требованиям технических условий на шаговый двигатель.

Устройство работает следующим образом.

При начальной установке устройства выполняется подключение фазных обмоток шагового двигателя к силовым выходам усилителей мощности. Например, выходы а, b, с усилителей мощности подключаются соответственно к обмоткам первой (А), второй (В), третьей (С) фазы трехфазного двигателя (таблица 1), что обеспечивает режимы коммутации трехтактной поочередной (таблица 1, код режима 111), шеститактной поочередной (таблица 2, код режима 011). При подключении четырехфазного двигателя его первая (А) - четвертая (D) обмотки соединяются с соответствующими выходами а, b, с, d усилителей мощности, обеспечивая режимы четырехтактной поочередной (код 101), либо четырехтактной парной (таблица 3, код 001) коммутации.

Коды режимов задаются старшими разрядами адреса a₅a₆а₇ постоянного запоминающего устройства (чертеж), значение младших адресных разрядов которого а₁, а₂, а₃ , а₄ представлено кодом состояния реверсивного счетчика на его выходах 1-4, старшие разряды кода режима определяются значением логических переменных на первой-третьей шинах выбора режима коммутации.

Значение логической переменной V=1 шины 4 управления разрешает счет импульсов, поступающих по тактовой шине 5 на увеличение или уменьшение кода состояния реверсивного счетчика в зависимости от уровня на шине 6 реверса.

Значение Е=0 устанавливает на выходе постоянного запоминающего устройства нули, обеспечивая режим обесточенной стоянки, значение задает режим стоянки под током, при Е=1 код содержимого постоянного запоминающего устройства по адресу а₁а ₂а₃а₄а₅а₆а ₇ выводится на его выходные разряды b₁-b ₆ (код управления коммутацией фаз двигателя) и c₁ -c₃ (эталонный код контрольных разрядов по Хэммингу).

В таблицах 1-3 приведены примеры функционирования заявляемого устройства в режимах трехтактной поочередной (код режима 111), шеститактной поочередной (код режима 011), четырехтактной парной (код режима 001) коммутации. В таблице 1 строка 1 соответствует коду счетчика 1000, а слово, считанное из постоянного запоминающего устройства по адресу 1000111, равно 010101 (включение фазы В, фазы А, С обесточены, эталонные контрольные разряды c₁ =c₃=1, c₂=0).

Если в устройстве нет неисправностей, то на логических выходах усилителей мощности появится код x₃=x₆=0, x₅=1, а первая-третья схемы свертки сформируют код адреса отказа (синдром) S₁=x₁ x₃ x₅ x₇=1 0 1 0=0, S₂=x₂ x₃ x₆ x₇=0 0 0 0=0, S₄=x₄ x₅ x₆ x₇=1 1 0 0=0, в соответствии с которым индикатор высветит цифру 0, указывающую на отсутствие отказов.

Пусть в фазе В произошел обрыв (DT₂=0) или короткое замыкание обмотки двигателя (DH₂=0) или замыкание на землю цепи b₂ постоянного запоминающего устройства, т.е. x ₅=0, тогда в соответствии со строкой 4 таблицы 1 код счетчика равен 0010, а слово, считанное из постоянного запоминающего устройства по адресу 0010111, равно 010101, при этом в пятом разряде (x ₅) из-за отказа 1 заменена 0.

В этом случае код адреса неисправности определяется как S₁=x ₁ x₃ x₅ x₇=1 0 0 0=1, S₂=x₂ x₃ x₆ x₇=0 0 0 0=0, S₄=x₄ x₅ x₆ x₇=1 0 0 0=1, в соответствии с которым индикатор высветит цифру 5, указывая адрес отказа. Аналогично срабатывает устройство при отказах x₃ 1 (строки 7, 8 таблицы 1), х₃ 0 (строки 7, 8, 12 таблицы 2), x₆ 1 (строки 13, 14, 15 таблицы 2), x₇ 0 (строки 6, 7 таблицы 3), x₅ 1 (строки 10, 11 таблицы 3).

Источники информации

1. Авторское свидетельство SU 1415401, H02Р 7/62, опубликованное от 07.08.88. Бюл. № 29.

2. Патент RU 2417512, H02P 8/00, опубликован 27.04.2011. Бюл. № 12.

РЕЖИМ ТРЕХТАКТНЫЙ ПООЧЕРЕДНЫЙ. КОД РЕЖИМА a₅а₆а₇=111

Таблица 1
№ строки	Код счетчика 1246	Код управления фазами ABCD x3x5x6x7	Эталонные контрольные разряды c1c2c3 x1 x2c4	Контрольные и управляющие разряды x1x2x 3x4x5x6	Код адреса отказа S1S2S4
						Примечание
0	0000	100	110	111000	000
1	1000	010	101	100110	000	отказов нет
2	0100	001	011	010101	000
3	1100	100	110	111000	000
4	0010	010	101	100100	101	отказ x5 0
5	1010	001	011	010101	000
6	0001	100	110	111000	000
7	1001	010	101	101110	110	отказ x3 1
8	0101	001	011	011101	110

РЕЖИМ ШЕСТИТАКТНЫЙ ПООЧЕРЕДНЫЙ. КОД РЕЖИМА a₅а₆а₇=011

Таблица 2
№ строки	Код счетчика 1246	Код управления фазами ABCD x3x5x6x7	Эталонные контрольные разряды c1c2c3 x1 x2x4	Контрольные и управляющие разряды x1x2x 3x4x5x6	Код адреса отказа S1S2S4
						Примечание
1	0000	100	110	111000	000
2	1000	110	011	011110	000
3	0100	010	101	100110	000	отказов нет
4	1100	011	110	110011	000
5	0010	001	011	010101	000
6	1010	101	101	101101	000
7	0001	100	110	110000	110
8	1001	110	011	010110	110
9	0101	010	101	100110	000	отказ х3 0
10	1101	011	110	110011	000
11	0011	001	011	010101	000
12	1011	101	111	100101	110
13	0000	100	110	111001	011
14	1000	110	011	011111	011
15	0100	010	101	100111	011	отказ x6 1
16	1100	011	110	110011	000
17	0010	001	011	010101	000
18	1010	101	101	101101	000

РЕЖИМ ЧЕТЫРЕХТАКТНЫЙ ПАРНЫЙ. КОД РЕЖИМА а₅а₆а₇=001

Таблица 3
№ строки	Код счетчика 1246	Код управления фазами ABCD x3x5x6x7	Эталонные контрольные разряды c1c2c3 x1 x2x4	Контрольные и управляющие разряды x1x2x 3x4x5x6	Код адреса отказа
						Примечание
0	0000	1100	011	0111100	000
1	1000	0110	110	1100110	000
2	0100	0011	100	1000011	000	отказов нет
3	1100	1001	001	0011001	000
4	0000	1100	011	0111100	000
5	1000	0110	110	1100110	000	отказ x7 0
6	0100	0011	100	1000010	111
7	1100	1001	001	0011000	111
8	0010	1100	011	0111100	000
9	1010	0110	110	1100110	000	отказ x5 1
10	0001	0011	100	1000111	101
11	1001	1001	001	0011101	101