способ изготовления тонкопленочного транзистора

Формула изобретения

Способ изготовления тонкопленочного транзистора, включающий формирование электродов затвора, контактов истока и стока, изолирование затвора слоем диоксида кремния, отличающийся тем, что на подложку из монокристаллического кремния с термически выращенным слоем кремния последовательно плазмохимическим осаждением из газовой фазы при температуре подложки 300°C осаждают слой нелегированного -Si n^--типа толщиной 300 нм и слой легированного фосфором микрокристаллического кремния n⁺-типа толщиной 20 нм, между стоком и истоком формируют термически слой оксида кремния толщиной 200 нм, углубленный в слой аморфного кремния, затем наносят 500-нм слой SiO₂ методом химического осаждения из газовой фазы при 250°C, затем образцы отжигают в атмосфере водорода при 350°C в течение 30 мин.

Описание изобретения к патенту

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления тонкопленочных транзисторов.

Известен способ изготовления тонкопленочного транзистора (патент 4990977 США, МКИ H01L 29/78) путем последовательного формирования на подложке слоя электрода затвора, подзатворного диэлектрика, полоски электрода истока, полупроводникового слоя, покрывающего диэлектрик и окружающего полоски истока и электрод стока. При этом канал транзистора состоит из участка между полосками истока и диэлектрика, где ток течет параллельно поверхности подложки, и участка между полосками с линиями тока, перпендикулярным поверхности подложки. В таких тонкопленочных транзисторах образуются механические напряжения, которые приводят к созданию дефектов, ухудшающих параметры приборов.

Наиболее близким является способ изготовления транзистора (заявка 2133929 Япония, МКИ H01L 21/336) путем формирования толстого слоя окисла вокруг активной структуры и сильнолегированного слоя под этим окислом для уменьшения утечек. Участок p-подложки для формирования истока-канала-стока защищают поверх окисла затвора маской, препятствующий окислению, проводят имплантацию A _s для образования сильнолегированного слоя и глубокое окисление для изоляции. Далее проводят имплантацию бора B для легирования слоя канала, формируют электрод затвора, проводят имплантацию A_s для создания областей истока и стока, а также операции формирования контактно-металлизационной системы.

Недостатками этого способа являются:

- низкая стабильность;

- низкая технологическая воспроизводимость;

- повышенные токи утечки.

Задача, решаемая изобретением, - снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.

Задача решается путем формирования на подложку из монокристаллического кремния с термически выращенным слоем окиси кремния слоя аморфного кремния n^--типа толщиной 300 нм и 20 нм слоя легированного фосфором микрокристаллического кремния n⁺-типа.

Технология способа состоит в следующем: на подложку из монокристаллического кремния с термически выращенным 400-нм слоем окиси кремния, плазмохимическим осаждением из газовой фазы при температуре подложки 300°С последовательно осаждают слой нелегированного -Si n^--типа толщиной 300 нм и 20-нм слой легированного фосфором микрокристаллического кремния n⁺-типа. Между стоком и истоком формируют термически слой оксида кремния толщиной 200 нм, углубленный в слой аморфного кремния, который служит в качестве подзатворного диэлектрика. Затем наносят 500-нм слой SiO₂ методом химического осаждения из газовой фазы при 250°C и с помощью фотолитографии стравливают этот слой, оставляя его только на областях истока и стока. Области истока и стока выполнены из микрокристаллического кремния, который обладает низким удельным сопротивлением, обеспечивает уменьшение паразитного сопротивления истока и стока и снижения токов утечки. Потом вскрываются контактные окна, напыляется Al и формируется рисунок металлизации. Затем образцы отжигают в атмосфере водорода при 350°C в течение 30 мин. По предлагаемому способу были изготовлены и исследованы тонкопленочные транзисторы. Результаты обработки представлены в таблице.

Параметры полупроводниковых структур, изготовленных по стандартной технологии		Параметры полупроводниковых структур, изготовленных по предлагаемой технологии
Ток утечки I ут·10 10 A	Плотность дефектов, см -2	Ток утечки 1 ут·1010 A	Плотность дефектов, см-2
4,7	1,5·10 4	0,6	3,4·10 2
4,5	1,8·104	0,4	4,6·102
4,5	2,7·104	0,5	3,4·102
5,3	1,2·10 4	од	1,1·10 2
5,2	2,5·104	0,6	1,5·102
5,7	1·104	0,7	0,7·102
4,6	4,6·10 4	0,3	7,5·10 2
4,9	3,5·104	0,6	2,2·102
4,4	8·104	0,2	8,9·102
4,9	2·104	0,4	2,1·10 2
4,7	3,2·104	0,6	2,4·102
5,4	1,7-Ю4	0,7	1,9-Ю2
5,0	5·104	0,3	4,4·102

Экспериментальные исследования показали, что выход годных полупроводниковых структур, на партии пластин, сформированных в оптимальном режиме, увеличился на 18,5%.

Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных приборов.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Предложенный способ изготовления тонкопленочного транзистора путем формирования на подложку из монокристаллического кремния с термически выращенным слоем окиси кремния слоя аморфного кремния n^--типа толщиной 300 нм и 20-нм слоя легированного фосфором микрокристаллического кремния n⁺-типа позволяет повысить процент выхода годных приборов, улучшить их качество и надежность.