входной каскад быстродействующего операционного усилителя

Формула изобретения

Входной каскад быстродействующего операционного усилителя, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых через соответствующие первый (3) и второй (4) вспомогательные резисторы соединены с эмиттерами первого (5) и второго (6) выходных транзисторов с объединенными базами, первый (7) и второй (8) входы устройства, связанные с соответствующими базами первого (1) и второго (2) входных транзисторов, третий (9) и четвертый (10) вспомогательные резисторы, первый (11) и второй (12) вспомогательные прямосмещенные р-n переходы, первый (13) токостабилизирующий двухполюсник, токовые выходы устройства (14), (15), (16), (17), связанные с коллекторами входных (1), (2) и выходных (5), (6) транзисторов, отличающийся тем, что эмиттер второго (2) входного транзистора подключен к первому токостабилизирующему двухполюснику (13) через второй (12) вспомогательный прямосмещенный р-n переход, эмиттер первого (1) входного транзистора подключен к дополнительному токостабилизирующему двухполюснику (18) через первый (11) прямосмещенный р-n переход, между общим узлом (19) первого (11) вспомогательного прямосмещенного р-n перехода и дополнительного токостабилизирующего двухполюсника (18) и общим узлом (20) второго (12) вспомогательного прямосмещенного р-n перехода и первого (13) токостабилизирующего двухполюсника включены последовательно соединенные третий (9) и четвертый (10) вспомогательные резисторы, общий узел (21) которых соединен с базами первого (5) и второго (6) выходных транзисторов.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов с широким динамическим диапазоном, в структуре аналоговых микросхем различного функционального назначения (например, быстродействующих операционных усилителях (ОУ)).

Известны схемы входных каскадов ОУ выполненных в виде дифференциальных усилителей (ДУ) на n-p-т и p-n-р транзисторах с так называемой «архитектурой входного каскада операционного усилителя µА741» [1-30].

На их модификации выдано более 50 патентов для ведущих микроэлектронных фирм мира. Дифференциальные усилители данного класса, наряду с типовым параллельно-балансным каскадом [29-30], стали основным усилительным элементом многих аналоговых интерфейсов. Это связано с тем, что в таких ДУ минимизируется входная емкость из-за отсутствия эффекта Миллера. Предполагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является входной каскад операционного усилителя, описанный в патенте US 4.059.808, содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых через соответствующие первый 3 и второй 4 вспомогательные резисторы соединены с эмиттерами первого 5 и второго 6 выходных транзисторов с объединенными базами, первый 7 и второй 8 входы устройства, связанные с соответствующими базами первого 1 и второго 2 входных транзисторов, третий 9 и четвертый 10 вспомогательные резисторы, первый 11 и второй 12 вспомогательные прямосмещенные р-n переходы, первый 13 токостабилизирующий двухполюсник, токовые выходы устройства 14, 15, 16, 17, связанные с коллекторами входных 1, 2 и выходных 5, 6 транзисторов.

Существенный недостаток известного ДУ состоит в том, что он имеет сравнительно узкий динамический диапазон (U_гр) линейного усиления дифференциальных сигналов (U_вх.max<U_гр 100÷150 мВ). Как показано в [31], это обстоятельство является главной причиной невысокого быстродействия современных операционных усилителей, обусловленной нелинейным режимом работы входного каскада ОУ. При этом для большинства ОУ с высокоимпедансным узлом и одним корректирующим конденсатором максимальная скорость нарастания выходного напряжения

где f_cp - частота единичного усиления (частота среза) скорректированного ОУ;

U_гр - напряжение ограничения проходной характеристики i_вых=f(u_вх) входного каскада (для классических ДУ U_гр=50÷100 мВ).

Из (1) следует, что повышение _вых можно осуществить двумя качественно разными путями:

1) Увеличением диапазона активной работы входного ДУ (параметра U_гр) без изменения крутизны преобразования входного напряжения в выходные токи ДУ;

2) Повышением f_cp за счет улучшения частотных свойств транзисторов, что связано, прежде всего, с использованием более высокочастотных техпроцессов (SG25VD, SG25H1, SG25RH и др.).

Заявляемый входной каскад ОУ решает задачу повышения быстродействия за счет увеличения (без изменения крутизны) более чем на порядок (до U_гр=1÷2 В) диапазона линейной работы.

Таким образом, основная задача предполагаемого изобретения состоит в расширении диапазона активной работы входного каскада ОУ для дифференциального сигнала - получении U_гр >> 100 мВ.

Поставленная задача достигается тем, что во входном каскаде операционного усилителя фиг.1, содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых через соответствующие первый 3 и второй 4 вспомогательные резисторы соединены с эмиттерами первого 5 и второго 6 выходных транзисторов с объединенными базами, первый 7 и второй 8 входы устройства, связанные с соответствующими базами первого 1 и второго 2 входных транзисторов, третий 9 и четвертый 10 вспомогательные резисторы, первый 11 и второй 12 вспомогательные прямосмещенные р-n переходы, первый 13 токостабилизирующий двухполюсник, токовые выходы устройства 14, 15, 16, 17, связанные с коллекторами входных 1, 2 и выходных 5, 6 транзисторов, предусмотрены новые элементы и связи - эмиттер второго 2 входного транзистора подключен к первому токостабилизирующему двухполюснику 13 через второй 12 вспомогательный прямосмещенный р-n переход, эмиттер первого 1 входного транзистора подключен к дополнительному токостабилизирующему двухполюснику 18 через первый 11 прямосмещенный р-n переход, между общим узлом 19 первого 11 вспомогательного прямос-мещенного р-n перехода и дополнительного токостабилизирующего двухполюсника 18 и общим узлом 20 второго 12 вспомогательного прямосмещенно-го р-n перехода и первого 13 токостабилизирующего двухполюсника включены последовательно соединенные третий 9 и четвертый 10 вспомогательные резисторы, общий узел 21 которых соединен с базами первого 5 и второго 6 выходных транзисторов.

Схема усилителя-прототипа представлена на чертеже фиг.1. На чертеже фиг.2 показано заявляемое устройство в соответствии с формулой изобретения.

На чертеже фиг.3 показана возможная архитектура быстродействующего операционного усилителя с предлагаемым входным каскадом фиг.2.

На чертеже фиг.4 показана схема ДУ-прототипа фиг.1 в среде компьютерного моделирования PSpise на моделях интегральных транзисторов ФГУП НПП «Пульсар»

На чертеже фиг.5 представлена зависимость разности выходных токов (I(out1) - I(out2)) и (I(out3) - I(out4)) ДУ-прототипа фиг.4 от входного напряжения u_вх

На чертеже фиг.6 представлена зависимость абсолютных значений выходных токов I(out3) и I(out4) ДУ-прототипа фиг.4 от входного напряжения u_вх. Зависимость выходных токов I(out1) и I(out2) ДУ-прототипа фиг.4 от входного напряжения u _вх представлена на чертеже фиг.7.

На чертеже фиг.8 показана схема заявляемого ДУ фиг.2 в среде компьютерного моделирования PSpise на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на чертежах фиг.9-фиг.12 зависимости разности выходных токов (I(out1) - I(out2)) и (I(out3) - I(out4)) от входного напряжения u_вх ДУ фиг.8 при различных значениях сопротивления R_var.

На чертеже фиг.13 представлена зависимость абсолютных значений выходных токов I(out1) и I(out2) заявляемого ДУ фиг.8 от входного напряжения u_вх при сопротивлении R_var=200 Ом, а на чертеже фиг.14 - зависимость выходных токов I(out3) и I(out4) заявляемого ДУ фиг.8 от входного напряжения u_вх при сопротивлении R_var=200 Ом.

На чертеже фиг.15 показана зависимость абсолютных значений выходных токов I(out1) и I(out2) заявляемого ДУ фиг.8 от входного напряжения u_вх при сопротивлении R_var=1 кОм, а на чертеже фиг.16 зависимость выходных токов I(out1) и I(out2) заявляемого ДУ фиг.8 от входного напряжения u_вх при сопротивлении R_var=1 кОм в увеличенном масштабе.

На чертеже фиг.17 представлена зависимость выходных токов I(out3) и I(out4) заявляемого ДУ фиг.8 от входного напряжения u_вх при сопротивлении R_var=1 кОм, а на чертеже фиг.18 зависимость выходных токов I(out3) и I(out4) заявляемого ДУ фиг.8 от входного напряжения u_вх при сопротивлении R _var=1 кОм в увеличенном масштабе.

Входной каскад быстродействующего операционного усилителя фиг.2 содержит содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых через соответствующие первый 3 и второй 4 вспомогательные резисторы соединены с эмиттерами первого 5 и второго 6 выходных транзисторов с объединенными базами, первый 7 и второй 8 входы устройства, связанные с соответствующими базами первого 1 и второго 2 входных транзисторов, третий 9 и четвертый 10 вспомогательные резисторы, первый 11 и второй 12 вспомогательные прямосмещенные р-n переходы, первый 13 токоста-билизирующий двухполюсник, токовые выходы устройства 14, 15, 16, 17, связанные с коллекторами входных 1, 2 и выходных 5, 6 транзисторов. Эмиттер второго 2 входного транзистора подключен к первому токостабилизи-рующему двухполюснику 13 через второй 12 вспомогательный прямосмещенный р-n переход, эмиттер первого 1 входного транзистора подключен к дополнительному токостабилизирующему двухполюснику 18 через первый 11 прямосмещенный р-n переход, между общим узлом 19 первого 11 вспомогательного прямосмещенного р-n перехода и дополнительного токостабилизирующего двухполюсника 18 и общим узлом 20 второго 12 вспомогательного прямосмещенного р-n перехода и первого 13 токостабилизирующего двухполюсника включены последовательно соединенные третий 9 и четвертый 10 вспомогательные резисторы, общий узел 21 которых соединен с базами первого 5 и второго 6 выходных транзисторов.

В быстродействующем операционном усилителе фиг.3 используется предлагаемый входной каскад 22 (фиг.2), токовый выход 14 которого соединен со входом первого 23 токового зеркала, а токовый выход 17 подключен ко входу второго 24 токового зеркала, причем выходы токовых зеркал 23 и 24 связаны со входом буферного усилителя 25 и корректирующим конденсатором 26. В частном случае ОУ фиг.3 охвачен 100% обратной связью.

Рассмотрим работу заявляемого устройства фиг.2.

В связи с тем, что падение напряжения на резисторах 9, 10, создаваемое токами базы I_б транзисторов 5 и 6, мало, статические токи всех транзисторов схемы определяются токами токостабилизирущих двухполюсников 18 и 13. При этом за счет увеличения площадей эмиттерных переходов транзисторов 5 и 6 можно при нулевом входном напряжении ДУ обеспечить следующие эмиттерные токи транзисторов схемы

,

где I₀=I₁₈=I ₁₃ - ток двухполюсников 13 и 18.

Если напряжение на первом 7 входе (Вх.1) ДУ становится больше напряжения на втором 8 входе ДУ, то коллекторные токи транзисторов 1 и 5 увеличиваются, а транзисторов 2 и 4 уменьшаются. При этом часть входного дифференциального напряжения «выделяется» на резисторе 9 (10), что приводит к увеличению «открывающего» напряжения между базой транзистора 1 и базой транзистора 5

Таким образом коллекторные выходные токи транзисторов 1 и 5 будут пропорциональны входному напряжению

где r_э1, r_э5 - сопротивления эмиттерных переходов транзисторов 1 и 5;

R₉=R₁₀ - сопротивления резисторов 9 и 10;

₅ - коэффициент усиления по току базы транзистора 5;

R₃ - сопротивление первого 3 низкоомного (10÷20 Ом) вспомогательного резистора.

Учитывая, что при увеличении I_э1 сопротивления r_э1 и r_э5 уменьшаются, из (3) можно найти, что

- крутизна ДУ.

Уравнение (4) справедливо для следующих амплитуд входных напряжений

Таким образом, диапазон активной работы ДУ фиг.2 определяется произведением (5) и может выбираться в соответствии с требуемыми значениями к максимальной скорости нарастания выходного напряжения ( _вых) операционного усилителя (1). Данные выводы подтверждаются графиками фиг.9-фиг.18, из которых следует, что диапазон активной работы заявляемого ДУ увеличивается на порядок в сравнении с U_гр ДУ-прототипа.

Таким образом лроходная характеристика i_вых=f(u_вх ) заявляемого ДУ "продлевается" в область больших токов (фиг.9 - фиг.18), значительно превышающих статические токи транзисторов ДУ. Это характерно для транзисторных каскадов класса «АВ»

При отрицательном u_вх ДУ фиг.2 работает аналогично.

Результаты компьютерного моделирования ДУ фиг.8, представленные на графиках фиг.9-фиг.18, подтверждают полученные выше теоретические выводы.

Предлагаемый ДУ имеет существенное преимущество в сравнении с ДУ-прототипом и может использоваться в структуре быстродействующих операционных усилителей различного функционального назначения, а также в аналоговых микросхемах с широким диапазоном линейной работы.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 3.786.362

2. Патент США № 4.030.044

3. Патент США № 4.059.808, фиг.5

4. Патент США № 4.286.227

5. Авт.свид. СССР № 375754, H03f 3/38

6. Авт.свид. СССР № 843164, H03f 3/30

7. Патент США № 3.660.773

8. Патент США № 4.560.948

9. Патент РФ № 2930041, H03f 1/32

10. Патент Японии № 57-5364, H03f 3/343

11. Патент ЧССР № 134845, кл. 21а² 18/08

12. Патент ЧССР № 134849, кл. 21а² 18/08

13. Патент ЧССР № 135326, кл. 21а² 18/08

14. Патент США № 4.389.579

15. Патент Англии № 1543361, Н3Т

16. Патент США № 5.521.552 (фиг.3а)

17. Патент США № 4.059.808

18. Патент США № 5.789.949

19. Патент США № 4.453.134

20. Патент США № 4.760.286

21. Авт.свид. СССР № 1283946

22. Патент РФ № 2019019

23. Патент США № 4.389.579

24. Патент США № 4.453.092

25. Патент США № 3.566.289

26. Патент США № 4.059.808 (фиг.2)

27. Патент США № 3.649.926

28. Патент США № 4.714.894 (фиг.1)

29. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989.

30. М.Херпи. Аналоговые интегральные схемы. - М: Радио и связь, 1983, стр.174, рис.5.52.

31. Операционные усилители с непосредственной связью каскадов [Текст] / В.И. Анисимов, М.В. Капитонов, Н.Н. Прокопенко, Ю.М. Соколов. - Л., 1979.- 148 с.