система управления выводом данных в старт-стопном режиме

Формула изобретения

Система управления выводом данных в старт-стопном режиме (далее - система), содержащая блок сопряжения, триггер, элемент И и блок вывода, причем первый выход блока сопряжения подключен к первому входу триггера, первый выход триггера соединен с первым входом элемента И, второй вход элемента И объединен с вторым выходом блока сопряжения, выход элемента И подключен к первому входу блока вывода, второй вход блока вывода соединен с четвертым выходом блока сопряжения, выход блока вывода объединен с первым входом блока сопряжения, отличающаяся тем, что в нее дополнительно включены ЭВМ, таймер и логический элемент 2И, при этом двунаправленный вход/выход ЭВМ подключен к двунаправленному входу/выходу блока сопряжения, вторые входы таймера и триггера соединены с объединенными между собой четвертым выходом блока сопряжения и вторым входом блока вывода, первый вход таймера подключен к объединенным между собой первому выходу блока сопряжения и первому входу триггера, первый вход логического элемента 2И соединен с вторым выходом триггера, выход таймера объединен с вторым входом логического элемента 2И, выход логического элемента 2И подключен к четвертому входу блока вывода, третий выход блока сопряжения соединен с третьим входом блока вывода.

Описание изобретения к патенту

Предлагаемое изобретение относится к вычислительной технике и может быть использовано при проектировании систем управления выводом данных в старт-стопном режиме, в частности, в автоматизированном комплексе, предназначенном для определения физико-механических свойств материалов методом кинетического индентирования.

Известно устройство для управления выводом данных в старт-стопном режиме [1]. Известно также устройство для управления выводом данных в старт-стопном режиме, представляющее собой наиболее близкое техническое решение к заявленному предлагаемому изобретению [2].

Недостатком этого устройства является низкое быстродействие при возникновении нештатных ситуаций, таких как аппаратный сбой в устройстве или сбой программного обеспечения и другие.

Целью предлагаемого изобретения является повышение быстродействия. Поставленная цель достигается тем, что в систему управления выводом данных в старт-стопном режиме (далее - систему) (см. Фиг.), содержащую блок 2 сопряжения, триггер 4, элемент 6 И и блок 7 вывода, причем первый выход блока 2 сопряжения подключен к первому входу триггера 4, первый выход триггера 4 соединен с первым входом элемента 6 И, второй вход элемента 6 И объединен с вторым выходом блока 2 сопряжения, выход элемента 6 И подключен к первому входу блока 7 вывода, второй вход блока 7 вывода соединен с четвертым выходом блока 2 сопряжения, выход блока 7 вывода объединен с первым входом блока 2 сопряжения, дополнительно включены ЭВМ 1, таймер 3 и логический элемент 5 2И, при этом двунаправленный вход/выход ЭВМ 1 подключен к двунаправленному входу/выходу блока 2 сопряжения. Вторые входы таймера 3 и триггера 4 соединены с объединенными между собой четвертым выходом блока 2 сопряжения и вторым входом блока 7 вывода, первый вход таймера 3 подключен к объединенным между собой первому выходу блока 2 сопряжения и первому входу триггера 4. Также первый вход логического элемента 5 2И соединен с вторым выходом триггера 4, выход таймера 3 объединен с вторым входом логического элемента 5 2И, выход логического элемента 5 2И подключен к четвертому входу блока 7 вывода, третий выход блока 2 сопряжения соединен с третьим входом блока 7 вывода.

Рассмотрим работу системы управления выводом данных в старт-стопном режиме на ее конкретном применении в составе автоматизированного комплекса, предназначенного для определения физико-механических свойств материалов методом кинетического индентирования.

В качестве ЭВМ 1 применена персональная ЭВМ, совместимая с IBM PC и имеющая слот расширения PCI. Аппаратные средства блока 2 сопряжения обеспечивают обмен данными с ЭВМ 1 по протоколу обмена PCI через двунаправленный вход/выход. По шине, связывающей двунаправленные входы/выходы ЭВМ 1 и блока 2 сопряжения, передаются коды адреса, данных и команд, а также сигналы управления.

При включении автоматизированного комплекса и, соответственно, аппаратных средств системы, входящей в состав этого комплекса, на шине PCI будет сформирован сигнал RESET, который установит электронные и механические элементы системы в состояние готовности к работе.

В начале цикла индентирования управляющая этим циклом программа, запущенная в ЭВМ 1, выдает через блок 2 сопряжения на третий вход блока 7 вывода коды данных, определяющие алгоритм выполнения цикла индентирования. После завершения вывода кодов данных блок 2 сопряжения по команде управляющей программы формирует на своем четвертом выходе сигнал, который воспринимается блоком 7 вывода как сигнал начала собственно цикла индентирования. Этот же сигнал, пройдя на вторые входы таймера 3 и триггера 4, выключает таймер 3 и устанавливает триггер 4 в состояние, при котором на первом входе элемента 6 И формируется разрешающий потенциал. После завершения цикла индентирования блок 7 вывода формирует на своем выходе и, соответственно, на втором входе блока 2 сопряжения сигнал, в ответ на который блок 2 сопряжения выдает через разблокированный по первому входу элемент 6 И на первый вход блока 7 вывода завершающий текущий цикл индентирования сигнал. При наличии на первом входе блока 7 вывода этого сигнала электронные и механические элементы и блоки системы устанавливаются в состояние готовности к очередному циклу индентирования. В случае, когда процесс индентирования состоит из нескольких последовательно выполняемых циклов, вывод кодов данных на третий вход блока 7 вывода аналогичен вышеописанному, при этом в каждом цикле, кроме последнего, блок 2 сопряжения формирует на своем первом выходе сигнал, задержанный во времени относительно сигнала на четвертом выходе. Этот сигнал включает таймер 3, на выходе которого и, соответственно, на втором входе логического элемента 5 2И будет сформирован блокирующий сигнал, а также устанавливает триггер 4 в состояние, при котором на втором выходе триггера 4 формируется разрешающий сигнал. В случае возникновения нештатной ситуации программный или аппаратный сбой системы произойдет изменение алгоритма выполнения цикла индентирования, т.е. искажение кодов данных результатов этого и последующих циклов. Это, в свою очередь, делает продолжение текущего процесса индентирования бессмысленным. При этом для установки системы в состояние готовности ее необходимо переключить в автономный режим и сымитировать сигнал RESET. Длительность блокирующего сигнала на втором входе логического элемента 5 2И в данной системе составляет несколько десятков миллисекунд после включения таймера 3, и по истечении этого времени на втором входе логического элемента 5 2И будет установлен разрешающий сигнал. При наличии на входах логического элемента 5 2И разрешающих сигналов с выхода этого элемента на четвертый вход поступит сигнал, функционально аналогичный сигналу RESET, что приведет к установке электронных и механических элементов системы в состояние готовности к процессу индентирования, т.е. время восстановления системы после сбоя существенно сократится.

Источники информации

1. Патент Великобритании, G4A, № 1264096, 1972.

2. Авторское свидетельство СССР, кл. G06F 3/04, № 583423, 1976.