прецизионный операционный усилитель

Формула изобретения

Прецизионный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4), второй (5) и третий (6) транзисторы активной нагрузки, первый (7) и второй (8) выходные транзисторы, причем коллектор первого (4) и база третьего (6) транзисторов активной нагрузки связаны с первым (2) токовым выходом входного дифференциального каскада (1), эмиттеры первого (4), второго (5) транзисторов активной нагрузки и второго (8) выходного транзистора связаны с шиной источника питания (9), коллектор второго (5) транзистора активной нагрузки соединен с эмиттером третьего (6) транзистора активной нагрузки, коллектор второго (8) выходного транзистора соединен с эмиттером первого (7) выходного транзистора и выходом устройства (10), базы первого (4), второго (5) транзисторов активной нагрузки и второго (8) выходного транзистора соединены друг с другом, а коллектор третьего (6) транзистора активной нагрузки и база первого (7) выходного транзистора соединены со вторым (3) токовым выходом входного дифференциального каскада (1), отличающийся тем, что в схему введены первый (11) и второй (12) дополнительные транзисторы, база первого (11) дополнительного транзистора связана с первым (2) выходом входного дифференциального каскада (1), эмиттер подключен к объединенным базам первого (4), второго (5) транзисторов активной нагрузки, второго (8) выходного транзистора, а также второго (12) дополнительного транзистора, эмиттер второго (12) дополнительного транзистора связан с шиной источника питания (9), а коллектор второго (12) дополнительного транзистора подключен к коллектору второго (8) выходного транзистора, причем коллекторы первого (7) выходного транзистора и первого (11) дополнительного транзистора соединены со второй (13) шиной источника питания.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в решающих усилителях с малыми значениями напряжения смещения нуля U_см в условиях воздействия радиации или температуры).

Двухкаскадная архитектура операционных усилителей (ОУ) относится к числу наиболее перспективных для многих применений и поэтому широко используется в микроэлектронных устройствах. Для повышения коэффициента усиления по напряжению (К_у) в таких ОУ в качестве активной нагрузки (АН) применяется так называемое токовое зеркало Вильсона [1-7], а также каскодные токовые зеркала. (Другие известные варианты построения АН дают более низкие значения К_у.) В таких схемах согласование высокоимпедансного узла «А» (фиг.1) с нагрузкой ОУ обеспечивается эмиттерным повторителем, входной ток которого оказывает повышенное влияние на величину напряжения смещения нуля ОУ (U_CM).

Наиболее близким по технической сущности к заявляемому схемотехническому решению является архитектура ОУ, которая сводится к чертежу фиг.1, представленная в патенте США 5.512.859, fig.1. Она также присутствует в других патентах и литературных источниках, например, [1-7].

Существенный недостаток известного ОУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_CM), зависящей от свойств его архитектуры.

Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения систематической составляющей U_CM, ее температурного и радиационного дрейфа.

Поставленная цель достигается тем, что в операционном усилителе (фиг.1), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4, второй 5 и третий 6 транзисторы активной нагрузки, первый 7 и второй 8 выходные транзисторы, причем коллектор первого 4 и база третьего 6 транзисторов активной нагрузки связаны с первым 2 токовым выходом входного дифференциального каскада 1, эмиттеры первого 4, второго 5 транзисторов активной нагрузки и второго 8 выходного транзистора связаны с шиной источника питания 9, коллектор второго 5 транзистора активной нагрузки соединен с эмиттером третьего 6 транзистора активной нагрузки, коллектор второго 8 выходного транзистора соединен с эмиттером первого 7 выходного транзистора и выходом устройства 10, базы первого 4, второго 5 транзисторов активной нагрузки и второго 8 выходного транзистора соединены друг с другом, а коллектор третьего 6 транзистора активной нагрузки и база первого 7 выходного транзистора соединены со вторым 3 токовым выходом входного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введены первый 11 и второй 12 дополнительные транзисторы, база первого 11 дополнительного транзистора связана с первым 2 выходом входного дифференциального каскада 1, эмиттер подключен к объединенным базам первого 4, второго 5 транзисторов активной нагрузки, второго 8 выходного транзистора, а также второго 12 дополнительного транзистора, эмиттер второго 12 дополнительного транзистора связан с шиной источника питания 9, а коллектор второго 12 дополнительного транзистора подключен к коллектору второго 8 выходного транзистора, причем коллекторы первого 7 выходного транзистора и первого 11 дополнительного транзистора соединены со второй 13 шиной источника питания.

Схема ОУ-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг.3 показана схема операционного усилителя -прототипа, а на чертеже фиг.4 - заявляемого ОУ (фиг.2) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НЛП «Пульсар».

На чертеже фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.3, фиг.4.

Прецизионный операционный усилитель (фиг.2) содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4, второй 5 и третий 6 транзисторы активной нагрузки, первый 7 и второй 8 выходные транзисторы, причем коллектор первого 4 и база третьего 6 транзисторов активной нагрузки связаны с первым 2 токовым выходом входного дифференциального каскада 1, эмиттеры первого 4, второго 5 транзисторов активной нагрузки и второго 8 выходного транзистора связаны с шиной источника питания 9, коллектор второго 5 транзистора активной нагрузки соединен с эмиттером третьего 6 транзистора активной нагрузки, коллектор второго 8 выходного транзистора соединен с эмиттером первого 7 выходного транзистора и выходом устройства 10, базы первого 4, второго 5 транзисторов активной нагрузки и второго 8 выходного транзистора соединены друг с другом, а коллектор третьего 6 транзистора активной нагрузки и база первого 7 выходного транзистора соединены со вторым 3 токовым выходом входного дифференциального каскада 1. В схему введены первый 11 и второй 12 дополнительные транзисторы, база первого 11 дополнительного транзистора связана с первым 2 выходом входного дифференциального каскада 1, эмиттер подключен к объединенным базам первого 4, второго 5 транзисторов активной нагрузки, второго 8 выходного транзистора, а также второго 12 дополнительного транзистора, эмиттер второго 12 дополнительного транзистора связан с шиной источника питания 9, а коллектор второго 12 дополнительного транзистора подключен к коллектору второго 8 выходного транзистора, причем коллекторы первого 7 выходного транзистора и первого 11 дополнительного транзистора соединены со второй 13 шиной источника питания. В частном случае входной каскад 1 выполнен на биполярных транзисторах 14 и 15. Однако он может иметь и более сложную структуру, главной особенностью которой должно быть наличие симметричных токовых выходов 2 и 3, для которых выходные токи I₂=I ₃.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если выходные токи первого 2 (I₂) и второго 3 (I₃ ) токовых выходов входного каскада 1 равны величине I₀ , то токи эмиттеров и коллекторов транзисторов 4, 5, 6, 7, 8, 11, 12:

где I_б.р=I_{э.i/ i} - ток базы n-p-n транзисторов 4, 5, 6, 7, 8, 12 при эмиттерном токе I_э.i=I₀;

I_б.11<<I_б.р - ток базы транзистора 11;

_i - коэффициент усиления по току базы n-p-n транзисторов при I_э=I₀.

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_б.7=2I_б.р - ток базы транзистора 7.

Подставляя (1)÷(8) в (9), находим, что в схеме фиг.2 разностный ток, определяющий U_см ОУ

Таким образом, в заявляемом устройстве при выполнении условия (10) уменьшается систематическая составляющая U_см, обусловленная конечной величиной транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «A» создает U_см , зависящее от крутизны S преобразования входного дифференциального напряжения (u_вх) ОУ в выходной ток узла «A». В частном случае для фиг.2:

где r_э14=r_э15 - сопротивления эмиттерных переходов входных транзисторов 14 и 15 входного каскада 1 при его построении по классической параллельно-балансной схеме.

Поэтому для схемы фиг.2

где _т=26 мВ - температурный потенциал.

В ОУ-прототипе I=I_б.7 0, поэтому здесь систематическая составляющая U_см получается более чем в 20 раз больше (U_см=-2,3 мВ), чем в заявляемой схеме (U_см=90,3 мкВ).

Компьютерное моделирование схем фиг.3, фиг.4 подтверждает (фиг.5) данные теоретические выводы.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Литература

1. Патент США № 6.268.769 fig.3.

2. Патент США № 5.512.815.

3. Патент США № 5.512.859 fig.1.

4. Патент США № 5.479.133 fig.1.

5. Патент США № 5.374.897.

6. Патент США № 5.153.529 fig.1.

7. Патент США № 6.483.382 fig.2.