высокоэффективный преобразователь мощности для модуляторов и передатчиков

Формула изобретения

1. Преобразователь мощности для соединения с источником электроэнергии и управления потоком мощности от источника к нагрузке, принимающий на своем входе управляющий сигнал (A(t)) для преобразования и содержащий схему первого регулятора (L₁, C₁ , M₁, D₁) широтно-импульсной модуляции типа пошагового понижения, предназначенную для подключения к источнику положительного напряжения (V_сc), отличающийся тем, что дополнительно содержит схему восстановления энергии, содержащую схему второго регулятора (L₂, М₂ , D₂) широтно-импульсной модуляции типа пошагового повышения, соединенную со схемой первого регулятора (L₁ , C₁, M₁, D₁) и предназначенную для разряда элементов (L₁, C₁) схемы сохранения энергии упомянутой схемы первого регулятора

(L₁ , C₁, M₁, D₁); блок (UC) управления для переключения элементов (M₁, M₂) схемы упомянутых схем первого (L₁, C₁, M ₁, D₁) и второго регуляторов (L₂, М₂, D₂), предназначенных для управления переключением элементов (M₁, М₂) в зависимости от управляющего сигнала (A(t)) в соответствии со способом управления, основанным на аналитической модели упомянутой схемы первого регулятора (L₁, C₁, M₁, D₁).

2. Преобразователь мощности по п.1, отличающийся тем, что схема второго регулятора (L₂, M₂, D ₂) предназначена для соединения с источником отрицательного напряжения (V_dd), для быстрого разряда элементов (L ₁, C₁) схемы первого регулятора (L₁ , C₁, M₁, D₁).

3. Преобразователь мощности по п.2, отличающийся тем, что переключающий элемент (M₁) схемы первого регулятора управляется сигналом переключения с первым рабочим циклом (D_c) и переключающий элемент (М₂) схемы второго регулятора управляется сигналом переключения со вторым рабочим циклом (D_s ), при этом блок (UC) управления предназначен для определения рабочих циклов (D_c, D_s) так, что они не перекрываются по времени.

4. Преобразователь мощности по п.3, отличающийся тем, что блок (UC) управления предназначен для периодической установки длительности (D_c, D _s) импульсов переключения в каждом цикле переключения.

5. Преобразователь мощности по п.4, отличающийся тем, что блок (UC) управления дополнительно предназначен для установки длительности (D_c, D_s) импульсов переключения в связи с предшествующим состоянием, по меньшей мере, схемы первого регулятора (L₁, C₁, M₁, D ₁), в частности состоянием в предыдущем цикле переключения.

6. Преобразователь мощности по любому из пп.3-5, отличающийся тем, что блок (UC) управления предназначен для применения случайного и изменяемого временного дрожания к переключению элементов схемы переключения.

7. Преобразователь мощности по п.1, отличающийся тем, что вход схемы второго регулятора (L₂, М ₂, D₂) соединен с выходом схемы первого регулятора (L₁, C₁, M₁, D₁), при этом выход схемы второго регулятора (L₂, М ₂, D₂) соединен с входом схемы первого регулятора (L₁, C₁, M₁, D₁).

8. Преобразователь мощности по п.1, отличающийся тем, что он содержит фильтрующее средство (F), подключенное после схемы первого регулятора (L₁, C₁, M₁ , D₁) и предназначенное для фильтрации шума переключения.

9. Преобразователь мощности по п.8, отличающийся тем, что фильтрующее средство (F) содержит составной режекторный фильтр.

10. Преобразователь мощности по п.1, отличающийся тем, что содержит средство (ADC) для определения, по меньшей мере, некоторых из переменных состояния (I₁, V₀) схемы первого регулятора (L₁, C₁, M₁ , D₁), при этом блок (UC) управления соединен со средством определения (ADC) и предназначен для работы в соответствии со способом управления, основанным на аналитической модели схемы первого регулятора (L₁, C₁, M₁ , D₁), который учитывает значения определенных переменных состояния (I₁, V₀).

11. Преобразователь мощности по п.1, отличающийся тем, что содержит средство определения (ADC), предназначенное для детектирования выходного напряжения

(V_OUT) в преобразователе и на нагрузке (R _L) на выходе преобразователя, при этом блок (UC) управления соединен со средством определения (ADC) и предназначен для работы в соответствии со способом управления, основанным на аналитической модели схемы первого регулятора (L₁, C₁ , M₁, D₁), который учитывает определенное выходное напряжение (V_OUT) и определенную нагрузку на выходе (R_L).

12. Преобразователь мощности по п.11, отличающийся тем, что средство определения (ADC) предназначено для измерения выходного напряжения (V_OUT) преобразователя и выходного тока (I₀) преобразователя.

13. Преобразователь мощности по п.1, отличающийся тем, что предназначен для питания любого типа нагрузки или исполнительного механизма.

14. Амплитудный модулятор для приема на входе сигнала модуляции, содержащий усилитель и поставщик мощности, предназначенный для подачи мощности, отличающийся тем, что поставщик мощности содержит преобразователь мощности по любому из пп.1-13, управляющий сигнал (A(t)) которого для преобразования соответствует модуляционному сигналу.

15. Радиопередатчик, содержащий амплитудный модулятор по п.14.

Описание изобретения к патенту

Область техники

Настоящее изобретение относится к преобразователю мощности в соответствии с преамбулой Формулы 1.

Такой преобразователь обычно используется в амплитудных модуляторах для радиопередатчиков, и настоящее изобретение относится также и к амплитудному модулятору и радиопередатчику.

Такой преобразователь может быть применен, например, если необходимо эффективно согласовать или преобразовать мощность и управлять ею аналоговым или цифровым сигналом.

Предшествующий уровень техники

При разработке радиопередатчика, способного осуществить любой тип модуляции (аналоговой и/или цифровой), обычный подход заключается в том, чтобы использовать модулятор с низким уровнем I-Q (в Декартовых координатах), соответствующий классу А радиочастотных усилителей; при этом высокая эффективность не достигается; а реальная эффективность составляет менее 50%.

Эта задача может быть решена с использованием полярного модулятора (Envelope Elimination and Restoration), показанного схематично на Фиг.1, который принимает на своем входе сигнал модуляции SM, разделяет его на амплитудную A(t) и фазовую Ф(t) составляющие сигнала модуляции посредством, например, DSP процессора и выдает на выходе амплитудно-модулированный радиочастотный сигнал RF, то есть X(t)=A(t)·cos( ₀t+Ф(t)); полярный модулятор (Фиг.1) имеет:

- модуляцию фазы, выполняемую синтезатором SYNT,

- усиление сигнала, произведенного синтезатором SYNT с использованием цепочки радиочастотных усилителей мощности AMP в режиме насыщения (класс AB, В, C, D, E или F) для достижения высокой эффективности на радиочастоте,

- огибающую, то есть амплитуду модулированного сигнала, введенную через преобразователь мощности CP в оконечном каскаде радиочастотного усилителя изменением его напряжение питания.

Модулятор огибающей управляет почти всей мощностью, поглощаемой передатчиком; поэтому важно, чтобы его эффективность была очень высокой. Кроме того, модулятор огибающей должен подавать на оконечный каскад усилителя изменяемое напряжение с динамическим диапазоном, устанавливаемым модулирующим сигналом A(t).

Достижение амплитудной модуляции изменением напряжения питания оконечного каскада усилителя известно в течение, по меньшей мере, 70-ти лет, часто называется "анодной модуляцией" и достигается применением модуляционного трансформатора (см., например, "Radio Engineers Handbook", McGraw Hill, 1943).

Возможность осуществления амплитудного модулятора посредством шагового понижающего регулятора широтно-импульсной модуляции, то есть "регулятора PWM", тем самым исключая модуляционный трансформатор, была предложена приблизительно в конце 1960-х. Сегодня в научной литературе хорошо известны оба способа (см., например, "Polar Modulation-Based RF Power Amplifiers with Enhanced Envelope Processing Technique" J.K.Jau, F.Y.Han, M.C.Du, Т.C. Horng, T.C.Lin at the 34^th European Microwave Conference, Amsterdam, 2004), и в патентной документации (см., например, патенты US 3413570, US 3506920, US 3588744, US 4896372).

Вообще говоря, подход, предложенный в этой литературе, состоит всегда в применении регулятора с пошаговым понижением, управляющего радиочастотным усилителем мощности класса AB, B, C, D, E или F, или других классов с "насыщением", изменением его напряжения питания.

Дальнейшее развитие было предложено в 1999 г. в патенте US 6636112, в котором предлагается добавленный каскад с PWM регулятором пошагового понижения, причем линейный регулятор имеет двойные функциональные возможности:

a) для следования за более быстрой динамикой сигнала, компенсируя трудности, присущие PWM регулятору, описанные ниже в настоящем документе,

b) для снижения шума, привносимого переключением в PWM регуляторе, который обычно приводит к паразитным компонентам в передаваемом сигнале (см. патент US 6636112 столбец 8, строки 34-39).

Такой линейный регулятор снижает общую эффективность системы, поскольку в силу своих свойств она рассеивает часть энергии, поставляемой PWM регулятором (см. патент US 6636112, столбец 9, строки 7-13).

В патенте US 6636112 (см. столбец 8, строки 1-14) предполагается, что сопротивление оконечного каскада на его вводе питания постоянно.

Краткое изложение существа изобретения

Задачей настоящего изобретения является устранение или сокращение недостатков предшествующего уровня техники.

Поставленная задача решена путем создания преобразователя мощности, имеющего характеристики, указанные в формуле изобретения, которую следует рассматривать совместно с настоящим описанием.

Настоящее изобретение основано на идее восстановления избыточной энергии, накопленной на выходе, с использованием подходящей схемы и, в частности, передачи ее на вход.

Дополнительный инновационный аспект настоящего изобретения можно понять при изучении патента US 6636112, столбец 8, строки 1-14, где предполагается, что сопротивление оконечного каскада на его вводе питания постоянно. Это справедливо только при наличии идеально согласованных нагрузок и важно в вышеупомянутом патенте для успешного, и независимого от всего, расчета напряжения, подаваемого на оконечный каскад для получения желательной мощности.

В решении, предложенном настоящим изобретением, такое ограничение отсутствует; способ управления позволяет рассчитывать (периодически) рабочий цикл, реализуемый (для получения напряжения, подаваемого на оконечный каскад) даже при наличии усилителя мощности, сопротивление которого на вводе питания изменяется. Истинное сопротивление усилителя мощности поэтому может быть измерено (периодически), и это значение (или среднее от этого значения) может быть использовано в следующем цикле.

Поэтому с настоящим изобретением (в силу также оригинального способа управления) могут использоваться существенно несогласованные или изменяющиеся нагрузки.

Краткое описание чертежей

Ниже изобретение поясняется подробнее с помощью соответствующих чертежей, предназначенных только для пояснения, но не в качестве ограничивающих примеров, на которых:

Фиг.1 изображает блок-схему передатчика с амплитудной модуляцией согласно изобретению;

Фиг.2 - упрощенную схему первого варианта реализации преобразователя согласно изобретению;

Фиг.3А - диаграмму фазора на I-Q плоскости согласно изобретению;

Фиг.3B - диаграмму изменения амплитуды фазора на Фиг.3А со временем и соответствующего выходному напряжению преобразователя согласно изобретению;

Фиг.4 - диаграммы изменения тока I₁ в соответствии с формулой (3) и изменения напряжения V_OUT в соответствии со вторым предположением, на котором основывается аналитическая модель настоящего изобретения и с формулой (4) согласно изобретению;

Фиг.5 - возможный вариант изменения тока I₂ и соответствующий интеграл Q_s, вычисленный в соответствии с формулой (19) согласно изобретению;

Фиг.6 - упрощенную схему второго варианта реализации преобразователя согласно изобретению;

Фиг.7 - упрощенную схему третьего варианта реализации преобразователя согласно изобретению.

Описание предпочтительных вариантов воплощения изобретения

Для достижения высокой эффективности преобразователь в соответствии с настоящим изобретением использует широтно-импульсную модуляцию или PWM, показанную на Фиг.2, Фиг.6 и Фиг.7.

Один из инновационных аспектов настоящего изобретения заключается в объединении двух различных регуляторов PWM: первого, состоящего из катушки индуктивности L₁ , конденсатора C₁, транзистора M₁ и диода D₁, являющегося регулятором пошагового снижения и управляющего потоком мощности из главного источника питания, то есть источника положительного напряжения V_cc, на нагрузку R_L, предположительно фактически резистивную; второго, состоящего из катушки индуктивности L₂, транзистора М₂ и диода D₂, являющегося регулятором пошагового повышения и обеспечивающего быстрый разряд схемных элементов L₁ и C₁, то есть двух элементов первого регулятора, которые сохраняют энергию.

Другими словами, регулятор пошагового повышения пригоден для передачи, без рассеивания, энергии от элементов схемы L₁ и C₁ к главному источнику V_cc. Для достаточно быстрого выполнения предпочтительно используется вторичный источник электропитания, то есть источник отрицательного напряжения V _dd.

Естественно, два регулятора PWM и их элементы М₁ и M₂ схемы переключения управляются соответствующим блоком UC управления (Фиг.2, Фиг.6 и Фиг.7); элемент М₁ управляется сигналом переключения с рабочим циклом D_c, и элемент M₂ управляется сигналом переключения с рабочим циклом D_s.

Что касается элементов схемы переключения, то при соответственном выборе управляющей схемы транзисторы М₁ и M₂ могут быть N-канальными или P-канальными структурами MOSFET, независимо один от другого, или могут быть транзисторами других типов.

Что касается диодов D₁ и D ₂, то они могут быть PN переходом или диодами Шоттки. Кроме того, эти диоды могут быть заменены или собраны вместе с транзисторами, например, соответствующим образом управляемыми MOSFET структурой, для получения очень ограниченного скачка напряжения на этих элементах схемы в течение режимов проводимости; это дополнительно увеличивает эффективность.

Главный генератор V_cc должен обеспечивать подачу всей необходимой мощности на оконечный каскад радиочастотного усилителя.

Пошаговый понижающий регулятор, управляемый сигналом с рабочим циклом D_c , передает мощность на выход, позволяя выходному напряжению V _OUT изменяться, как это требуется в соответствии с модуляционным сигналом A(t).

Установившийся отклик регулятора пошагового снижения имеет вид

(1)

где V_cc - напряжение главного источника; V_OUT ((0, V_cc) - выходное напряжение; D_c ((0,1) - рабочий цикл.

Динамический отклик различается; это вызвано двумя различными физическими явлениями, т.е. низкочастотным линейным откликом элементов L ₁, C₁, R_L и нелинейным откликом вследствие топологии элементов M₁ и D₁ схемы, которая позволяет току протекать от V_cc до V_OUT , но не наоборот.

Линейное поведение регулятора пошагового снижения может быть скомпенсировано для действия на рабочий цикл D_c сигнала, управляющего транзистором M₁.

Пошаговый понижающий регулятор обнаруживает нелинейное поведение, если для выходного напряжения V_OUT требуется крутой отрицательный наклон; в этом случае ни транзистор М₁, ни диод D₁ не могут удалить энергию из катушки индуктивности L₁ и конденсатора C₁ и выходное напряжение падает в соответствии с законом R_L-C₁/L₁.

Можно показать, что нелинейное искажение начинается тогда, когда наклон (отрицательный) желаемого выходного напряжения превышает время релаксации схемы с L₁, C₁, R _L (Фиг.3В)

Прямое следствие формулы (2) заключается в том, что максимально допустимый наклон выходного напряжения V₀ стремится к нулю. Если напряжение V₀ близко к нулю, то выходное сопротивление R_L не обеспечит быстрый разряд конденсатора C₁ и в результате напряжение V_OUT будет иметь (отрицательную) производную, близкую к нулю.

Этот результат показывает главную проблему, связанную с топологией пошагового снижения: схема не может воспроизвести формы сигналов с острыми перегибами вблизи нуля.

Типичный пример показан на Фиг.3, в частности на Фиг.3А показана траектория фазора с модулем A(t) и фазой (t), который на I-Q плоскости проходит через начало координат; траектории этого типа обычны для многих схем модуляции, таких как QAM, SSB, DSB или других. На Фиг.3B показано соответствующее изменение амплитуды А(t) фазора и действующего выходного напряжения V_OUT; выходное сопротивление R_L близко к острому перегибу и не может разрядить конденсатор C₁ достаточно быстро и в результате V_OUT отклоняется от А(t).

Для решения этой специфической задачи используется регулятор пошагового повышения. Второй регулятор, управляемый сигналом с рабочим циклом D _s, существует для обращения направления потока энергии: от выхода или еще лучше от элементов L₁ и C₁ к главному источнику V_cc.

Регулятор пошагового повышения использует поддерживающий отрицательное напряжение источник V_dd для увеличения скорости разряда схемы выхода. Таким образом, этот модулятор может следовать и за быстрой динамикой сигнала модуляции, и за прохождением через ноль, и приближением к нулю с ненулевой производной сигнала модуляции.

Кроме того, регулятор пошагового повышения, допуская удаление избыточной энергии на выходе посредством ее передачи главному генератору V_cc, поддерживает и полную эффективность на высоком уровне.

Использование регуляторов PWM пошагового снижения и пошагового повышения для изменения напряжения V_OUT приводит к высокой эффективности и высокой динамичности, но привносит шум на частоте переключения и на ее гармониках. Этот шум может быть замечен из-за присутствия паразитных компонент в амплитудной модуляции (на частоте переключения и на ее гармониках) с возможными проблемами "шума соседнего канала".

Частота переключения должна (в соответствии с теоремой Найквиста), по меньшей мере, вдвое превышать максимальную ширину спектра сигнала модуляции. Результат состоит в том, что проблема передачи паразитных компонент относится не к внутриполосному сигналу, а к смежным каналам.

Для решения этой проблемы рассматривается два различных подхода.

Первый подход заключается в удалении нежелательных частот (частоты переключения f_sw и ее гармоник 2f_sw, 3f _sw...) путем использования составного режекторного фильтра.

Изменение фазы, вводимое этим фильтром на частотах огибающей модулятора, рассматривается как часть полного отставания по фазе между А(t) и V_OUT.

Режекторный фильтр при этом имеет структуру, которая минимизирует эквивалентную емкость относительно земли, поскольку она добавляется к емкости конденсатора C₁, и он является главным элементом, отвечающим за отмеченные выше нелинейные искажения.

На Фиг.2, Фиг.6 и Фиг.7 составной режекторный фильтр обозначен как F.

Второй подход заключается в растягивании нежелательных частот путем применения случайного и изменяющегося временного дрожания для переключения при соответствующем небольшом, непрерывном и случайном изменении продолжительности T периода переключения.

Это простое схемное решение увеличивает сложность управляющего блока UC (Фиг.2, Фиг.6 и Фиг.7) не только из-за введения генератора случайного сигнала, но также и потому, что в формулах алгоритма управления длительность периода переключения становится переменной.

Следует отметить, что эти два подхода могут успешно использоваться одновременно.

Относительно управления систему можно рассматривать как имеющую два входа, то есть рабочие циклы D_c и D_s , и один выход, то есть выходное напряжение V_OUT. Поэтому была разработана аналитическая модель, предназначенная для цифрового электронного управления.

Эта модель рассчитывает значение выходного напряжения V_OUT как функцию рабочего цикла D_c в конце каждого цикла переключения. Эта модель может легко быть инвертирована, предоставляя рабочий цикл D_c как функцию выходного напряжения V_OUT . Приемлемый диапазон значений для D_c находится между 0 и 1; если рассчитанное значение D_c меньше нуля, то алгоритм рассчитывает рабочий цикл D_s, который гарантирует желаемое выходное напряжение.

Далее сделаны следующие шесть допущений.

В соответствии с первым допущением напряжение V₀ на конденсаторе C₁ равно выходному напряжению V_OUT в диапазоне изменения А(t). Такое допущение оправдано режекторной структурой выходного фильтра, который поэтому существенно не ослабляет сигналы в спектре сигнала модуляции.

В соответствии со вторым допущением напряжение V₀ на конденсаторе C ₁ постоянно в течение каждого цикла переключения.

В соответствии с третьим допущением усилитель мощности представляется как резистор со значением R_L. Далее в описании допускается, что сопротивление R_L постоянно в каждом цикле переключения. Если усилитель мощности представить как имеющий характеристику R_L=R_L(V_OUT), то можно также учесть возможное нелинейное поведение усилителя в модели. В этом случае может использоваться следующее выражение: R_L =R_L(V_OUT).

В соответствии с четвертым допущением пороговое напряжение диода D₁ и диода

D₂, предполагается равным нулю.

В соответствии с пятым допущением ток

I₂, текущий через катушку индуктивности L₂, равен нулю в конце каждого цикла переключения. Этот выбор был сделан, поскольку поток энергии главным образом направлен от источника V_cc на нагрузку

R_L, и только в некоторых частных случаях - в обратном направлении.

Таким образом возникают два преимущества.

Первое преимущество связано с тем фактом, что имеются только две (вместо трех) переменные состояния для системы, поскольку две являются компонентами, сохраняющими энергию от одного цикла к другому, а именно катушка индуктивности L₁ и конденсатор С₁.

Второе преимущество связано с тем фактом, что конструкция позволяет избежать энергетических петель. Другими словами, никогда не возникает нежелательный режим, при котором энергия берется от источника V_cc, переносится на выход (регулятором пошагового снижения) и затем возвращается (регулятором пошагового повышения) к источнику V_cc .

В соответствии с шестым допущением изменение в рабочем цикле D_c от одного цикла переключения до следующего, оказывается малым по сравнению с рабочим циклом.

Модель использует два соотношения:

непрерывность тока I₁, текущего через катушку индуктивности L₁, отображается приведенной ниже формулой (3), и

сохранение заряда на конденсаторе C₁ отображается приведенной ниже формулой (4)

На Фиг.4 показано, как изменяется ток I₁ и как изменяется напряжение V_OUT в соответствии со сделанными допущениями.

Подставляя в формулы (3) и (4) нижеследующие формулы (5), (6) и (7):

где , получаем следующие формулы, (8) и (9):

Формулы (8) и (9) отображают упрощенно, но очень эффективно, модель пошагового понижающего PWM регулятора и позволяют рассчитать напряжение V₀ на конденсаторе C₁ (которое соответствует выходному напряжению V _OUT) и ток

I₁, протекающий через катушку индуктивности L₁ в цикле "n+1" на основе значений тока I₁, напряжения V_OUT , рабочего цикла D_c и длительности T периода переключения в цикле "n".

На основе этой аналитической модели могут быть осуществлены эффективные способы управления элементами переключения регуляторов PWM, включенных в преобразователь мощности в соответствии с настоящим изобретением.

Первый способ управления основан просто на аналитической модели с использованием формул (8) и (9). Упрощенная схема соответствующего преобразователя показана на Фиг.2.

Проблема, которая должна быть решена, заключается в расчете того, какой рабочий цикл D_c должен быть применен к циклу "n" (D_c ⁽ⁿ⁾ на Фиг.4), с V_OUT ⁽ⁿ⁺¹⁾ (новое целевое напряжение), V_OUT ⁽ⁿ⁾ и I₁ ⁽ⁿ⁾ (настоящие значения двух переменных состояния системы), и при известном T⁽ⁿ⁾.

Поэтому формула (9) должна быть обработана, выражая рабочий цикл D _c как функцию остальных параметров. Проблема заключается в нелинейности формулы (9) относительно рабочего цикла D _c.

Вместо того чтобы решать квадратное уравнение со сложной обработкой, которая потребовала бы сложную логическую схему, вводится предварительно упомянутое шестое допущение, совместно с тем фактом, что изменение в выражении (1-D_c ⁽ⁿ⁾/2) определенно меньше, чем изменение в D _c (оба присутствуют во втором слагаемом формулы (9)).

Поэтому это приводит к

Формула (10) позволяет получать рабочий цикл D_c, реализуемый в цикле "n" для получения напряжения V_OUT ⁽ⁿ⁺¹⁾, с известными значениями V_OUT ⁽ⁿ⁾, I₁ ⁽ⁿ⁾ и D_c ^(n-1).

Логический блок UC управления проводит расчет в каждом цикле по следующей паре формул, причем формула (11) вначале следует за формулой (12)

Полагая, что ток I₁ не может изменить свое направление, формула (12) должна ограничиваться нулем, то есть если

Результат формулы (11), однако, может быть положительным или отрицательным, но отрицательный рабочий цикл не имеет никакого физического смыла. В этом случае, модель указывает на то, что для достижения требуемого напряжения V _OUT ⁽ⁿ⁺¹⁾ заряд немедленно следует отвести от C ₁, и это может быть достигнуто установкой D_c =0 и D_s>0.

Формулы (8) и (9) модели, в этом случае, будут оставаться справедливыми установкой D _c ⁽ⁿ⁾=0 и с добавлением величины заряда Q _s ⁽ⁿ⁾, который должен быть удален от С₁ , имеем

В рассматриваемом цикле заряд Q _s ⁽ⁿ⁾, удаляемый от C₁ для получения V_OUT ⁽ⁿ⁺¹⁾, может быть рассчитан как

Следует отметить, что формула (15), кроме масштабного множителя "-C₁", соответствует числителю формулы (11) и поэтому не должна быть повторно пересчитана. Если поэтому в цикле "n" результатом является D _c<0, то должно быть положено D_c=0, и удаляемый от конденсатора C₁ заряд должен быть рассчитан на основе формулы (15) (причем заряд является определенно положительным, поскольку знаменатель формулы (11) определенно положительный).

В этом смысле, используя также ранее упомянутое пятое допущение, рабочий цикл

D_s ⁽ⁿ⁾ может быть рассчитан по заряду Q_s ⁽ⁿ⁾ (Фиг.5)

Приравнивая формулы (16) и (17), можно рассчитать момент, в который ток I₂ обращается в ноль, соответственно для D_OFF ⁽ⁿ⁾ T⁽ⁿ⁾:

Ограничение, наложенное в соответствии с ранее упомянутым пятым допущением, отражено в максимальном значении D_OFF ⁽ⁿ⁾, которое должно быть равно 1. Из этого следует, что D_s ⁽ⁿ⁾ не может превысить некоторое значение, которое обозначим как D_sMAX ⁽ⁿ⁾:

Q_s ⁽ⁿ⁾ может быть рассчитано как функция D _s ⁽ⁿ⁾:

Приравнивая формулы (15) и (19) и выражая D_s ⁽ⁿ⁾, получаем

В заключение алгоритм для расчета D_c ⁽ⁿ⁾ и D_s ⁽ⁿ⁾ следующий.

Этап 1 (первый способ):

Этап 2 (первый способ):

где D_s ⁽ⁿ⁾ должен быть ограничен до D_sMAX ⁽ⁿ⁾ в соответствии с (18).

Этап 3 (первый способ):

Этап 4 (первый способ):

Формула (23) наиболее трудна для расчета посредством назначенной логической схемы из-за наличия выражения (V_cc-V_OUT ⁽ⁿ⁾)/(V_dd+V_OUT ⁽ⁿ⁾) и из-за квадратного корня.

Учитывая, что разряд (и поэтому расчет по формуле (23)) имеет место обычно, когда V_OUT ⁽ⁿ⁾ мало, может быть применено следующее приближение:

Второй способ управления основан на аналитической модели формул (8) и (9), но вместо получения I ₁ ⁽ⁿ⁾ из модели и допуская, что требуемое V _OUT ⁽ⁿ⁾ это действительно то, что получено, он измеряет эти две величины.

Упрощенная схема соответствующего преобразователя показана на Фиг.6; которая отличается от схемы на Фиг.2 добавлением двух элементов ADC - аналого-цифровых преобразователей для выполнения измерений.

Этот второй способ имеет следующие преимущества:

меньшая сложность алгоритма, поскольку расчетов, относящихся к этапам 3 и 4, указанным выше, можно избежать;

возможность включения защитных мер против избыточных токов или избыточных напряжений,

более точное управление в течение начального переходного процесса, когда ток I₁ модели еще недостаточно стабилен.

Естественно, необходимо обеспечить измерение схемой вышеупомянутых величин.

Идея заключается в том, чтобы использовать измеренные величины не для управления замкнутым контуром в обычном смысле, но как начальные значения цикла "n" для расчета, посредством модели, рабочего цикла.

При и , используемых для указания измерений, алгоритм оказывается состоящим просто из следующих двух этапов:

Этап 1 (второй способ):

где V_OUT ⁽ⁿ⁺¹⁾ - следующее значение выходного напряжения как следствие входного А(t).

Этап 2 (второй способ):

где D_s ⁽ⁿ⁾ должно быть ограничено значением D_sMAX ⁽ⁿ⁾ в соответствии с (18).

Третий способ управления основан на аналитической модели формул (8) и (9), но он требует измерения выходного напряжения V_OUT и определения используемой на выходе нагрузки, в частности фактического значения резистивной нагрузки R_L.

В примере на Фиг.7, нагрузка определяется измерением выходного тока I₀; отношение измеренного значения напряжения V_OUT и измеренного значения тока I₀ соответствует значению сопротивления нагрузки.

Нагрузка может быть определена другими способами, например измерением мощности, передаваемой на нагрузку, или измерением входного тока преобразователя и оценкой выхода преобразователя.

Упрощенная схема преобразователя, основанного на этом способе, показана на Фиг.7; это отличается от схемы на Фиг.2 добавлением двух элементов ADC - аналого-цифровых преобразователей для выполнения измерений.

Истинное сопротивление усилителя мощности, в частности его выходного каскада, может поэтому быть задано (цикл за циклом, если это желательно), и упомянутое значение (или среднее его значение) может быть использовано в следующем цикле для точного расчета рабочего цикла, необходимого для получения желательной мощности.

При и , используемых для указания измерений, алгоритм оказывается состоящим из следующих этапов:

Этап 1 (третий способ):

где - следующее значение выходного напряжения как следствие входного сигнала А(t); I₁ ⁽ⁿ⁾ - значение тока через катушку индуктивности L₁, рассчитанное с использованием модели; - резистивная нагрузка, которую усилитель мощности имеет на вводе питания.

Этап 2 (третий способ):

где D_s ⁽ⁿ⁾ должен быть ограничен значением D_sMAX ⁽ⁿ⁾ в соответствии с (18).

Этап 3 (третий способ):

Этап 4 (третий способ):

Схемы на Фиг.2, Фиг.6 и Фиг.7 достаточно полные, но упрощенные, например, схемы управления транзистором MOSFET отсутствуют; также, например, только обозначена схема, формирующая сигналы напряжения которые подаются на элементы ADC схемы: в случае определения сигнала напряжения, она сводится к однопроводной, тогда как в случае определения сигнала тока она сводится к резистору, а именно к резистору R_s.

Практически, например, будет необходимо ввести схему для адаптации сигнала напряжения для возможности выборки к динамическому диапазону аналогового входного напряжения конкретных элементов ADC выбранной схемы; в случае детектирования токового сигнала необходимо выбрать подходящий преобразователь ток-напряжение.

Кроме того, детектированные сигналы должны быть соответственно отфильтрованы (сглаживающим фильтром), чтобы не допустить выборку гармоник и других частот, вне полосы элементов ADC схемы.

Наконец, на элементы ADC схемы должен подаваться синхронизирующий сигнал на требуемой частоте осуществления выборки.

Следует отметить, что на этих схемах оба преобразователя PWM соединены непосредственно друг с другом; однако нельзя исключать, что это соединение может быть выполнено не непосредственно, а через другие элементы схемы, не представленные на этих схемах.

В завершение ниже в таблице представлен список элементов, которые могут использоваться в этих схемах.

Элемент схемы	Изготовитель	Идентификация элемента
M1	INTERNATIONAL RECTIFIER	IRLR9343
D1	INTERNATIONAL RECTIFIER	50WQ10FN
L1	PULSE ENGINEERING	PE-54044S
C1	TERN MURATA MANUFACTURING	3 (330Nf in parallel
M2	INTERNATIONAL RECTIFIER	IRLR3105
L2	COILCRAFT	4.7uH
D2	INTERNATIONAL RECTIFIER	50WQ10FN
UC	XILINX UNITRRODE	XC2S150E + UC2715
ADC	ANALOG DEVICES	AD7894

Ясно, что возможны различные модификации изобретения и показано, что описанные средства или материалы могут быть заменены эквивалентными средствами или материалами без отступления от заявленных патентных притязаний.