измеритель интервалов времени

Формула изобретения

1. Измеритель интервалов времени, содержащий последовательно соединенные опорный генератор и циклический счетчик импульсов, устройство обработки информации и N каналов опроса, каждый из которых включает запоминающее устройство, выход которого соединен с соответствующим входом устройства обработки информации, отличающийся тем, что в него дополнительно введены блок формирования и привязки опорных частот, последовательно соединенные блок управления и коммутатор, с числом выходов по числу каналов опроса N, блок остановки счета и предварительной установки декад, а в каждый из N каналов опроса дополнительно введены второе запоминающее устройство, выход которого соединен с выходом первого запоминающего устройства, триггер управления, два счетчика импульсов, счетные входы которых объединены и соединены с выходом опорного генератора, входы «стоп» объединены, соединены с входом триггера управления и являются входом соответствующего сигнала опроса устройства, входы «старт» объединены и соединены с соответствующим выходом коммутатора, вход разрешения/запрет счета первого счетчика импульсов объединен с первым входом разрешения/запрет выдачи первого запоминающего устройства и подключен к первому выходу триггера управления, вход разрешение/запрет счета второго счетчика импульсов объединен с первым входом разрешение/запрет выдачи второго запоминающего устройства и подключен ко второму выходу триггера управления, вторые входы первого и второго запоминающих устройств соединены соответственно с выходом первого и второго счетчика импульсов, третьи входы первого и второго запоминающего устройства подключены к соответствующему выходу сигнала сдвига каналов опроса блока управления, выход сигнала компенсации которого соединен с первым входом блока остановки счета и предварительной установки декад, второй вход которого является входом синхронизации устройства, а третий вход соединен с выходом опорного генератора и первым входом блока формирования и привязки опорных частот, второй вход которого соединен с выходом циклического счетчика импульсов, второй и третий входы которого подключены соответственно к выходу запрета счета и установки «О» и выходу кода предустановки блока остановки счета и предварительной установки декад, 1, 2 n-й выходы блока формирования и привязки опорных частот соединены соответственно с первым, вторым n-м входом коммутатора, а (n+1)-й выход блока формирования и привязки частот является выходом шкалы времени устройства.

2. Устройство по п.1, отличающееся тем, что в него введено устройство измерения одиночного (случайного) интервала времени, длительности и периода, блок управления имеет дополнительные (N+1)-й и (N+2)-й выходы, а устройство обработки информации имеет дополнительный (N+1)-й вход, первый вход устройства измерения одиночного интервала времени, длительности и периода является входом «старт» устройства, второй вход является входом «стоп» устройства, третий вход соединен с выходом опорного генератора, четвертый и пятый входы соединены соответственно с (N+1)-м и (N+2)-м выходами блока управления, а выход соединен с (N+1)-м входом устройства обработки информации.

Описание изобретения к патенту

Изобретение относится к радиоизмерительной технике и может быть использовано в частотомерах, стандартах частоты и времени, приемниках-компараторах и других приборах для частотно-временных измерений.

Обширную группу измерителей интервалов времени (ИИВ) условно можно разделить на две большие группы: ИИВ, использующие прямой счет импульсов заполнения измеряемого интервала (периода), и ИИВ, использующие интерполяционные методы. ИИВ прямого счета достаточно просты и надежны, их функции могут быть совмещены или могут быть выполнены узлами и блоками устройств, функционально выполняющими другие задачи, например, в устройствах формирования сигналов времени по а.с. SU № 1220115, устройствами, входящими в состав частотомеров типа Ч3-32, Ч3-63, Ч3-66, Ч3-77 и др., стандартов частоты времени типа Ч1-69, Ч1-74, Ч1-83/3 и др.

ИИВ прямого счета могут быть реализованы и отдельными устройствами, такими, как ИИВ по свидетельству РФ на полезную модель № 20999, принятую в качестве прототипа. Данное устройство по сравнению с другими ИИВ обладает преимуществом многоканальности и содержит: опорный генератор (ОГ), циклический счетчик импульсов (ЦСИ) - делитель частоты до 1 Гц, N запоминающих устройств (ЗУ), устройство обработки информации (УОИ). Сформированные в опорном генераторе импульсы опорной частоты поступают на циклический счетчик импульсов - делитель частоты до 1 Гц, выходы триггеров декад которого подключены параллельно к каждому из N запоминающих устройств (по числу сигналов опроса F1 Fn). Запоминающие устройства представляют собой регистры сдвига из триггеров или ячейки памяти ОЗУ с параллельной загрузкой. Разрешение на загрузку триггеров (перепись состояний декад ЦСИ) каждого ЗУ отдельно дается передними фронтами соответствующих приходящих импульсов опроса F1 Fn, затем информация с выхода каждого ЗУ, соответствующая моменту прихода переднего фронта импульса опроса, либо после прихода соответствующего импульса опроса, либо после окончания измерений в параллельном либо последовательном коде поступает на УОИ для обработки.

Недостатком работы схем ИИВ прямого счета является невозможность достаточно точного определения временного положения переднего фронта импульса опроса даже при использовании достаточно быстродействующих триггеров. Из-за накопления задержек при движении рабочего фронта импульсов от младшего разряда к старшему (при делении частоты ОГ 1 ГГц до 1 Гц это накопление составит ~ 0,25 нс × 9 разрядов = 2,25 нс даже для декад с проносом фронтов) моменты переключения триггеров декад по мере удаления от младшего разряда будут все более отставать от идеальных моментов времени, соответствующих моментам выдачи ОГ импульсов опорной частоты, например, 1 ГГц. Временные диаграммы процессов "отставания" сигналов ЦСИ представлены на фиг.1

Таким образом, переписываемые в ЗУ состояния триггеров декад ЦСИ не будут соответствовать идеальным, что приведет к увеличению погрешности измерений, в 2-3 раза превышающему минимальный временной дискрет даже для очень быстродействующих триггеров. Такое "отставание" сигналов ЦСИ будет сильно зависеть от внешней температуры и влиять на стабильность сигналов. Кроме того, схема не позволяет реализовывать быструю оперативную выдачу записываемой в ЗУ информации после единичного измерения при высокой частоте импульсов опроса, а также не универсальна, так как отсутствует возможность измерения одиночного интервала, длительности импульсов и периода с усреднением.

Технической задачей, на решение которой направлено данное изобретение, является уменьшение погрешности измерений за счет повышения точности определения временного положения импульсов опроса и повышения стабильности (температурной) выдаваемых с ЦСИ сигналов, например, шкалы времени (ШВ) 1 Гц, а также повышение быстродействия оперативной выдачи информации после единичного измерения и расширение функциональных возможностей устройства за счет обеспечения возможности измерения одиночных (случайных) интервалов, длительности и периода повторяющихся импульсов с усреднением.

Указанная задача решается тем, что в устройство, содержащее последовательно соединенные опорный генератор и циклический счетчик импульсов, устройство обработки информации и N каналов опроса, каждый из которых включает запоминающее устройство, выход которого соединен с соответствующим входом устройства обработки информации, дополнительно введены блок формирования и привязки опорных частот, последовательно соединенные блок управления (микроконтроллер) и коммутатор, с числом выходов по числу каналов опроса N, блок остановки счета и предварительной установки декад, а в каждый из N каналов опроса дополнительно введены второе запоминающее устройство, выход которого соединен с выходом первого запоминающего устройства, триггер управления, два счетчика импульсов, счетные входы которых объединены и соединены с выходом опорного генератора, входы «стоп» объединены, соединены с входом триггера управления и являются входом соответствующего сигнала опроса устройства, входы «старт» объединены и соединены с соответствующим выходом коммутатора, вход разрешение/запрет счета первого счетчика импульсов объединен с первым входом (разрешение/запрет выдачи) первого запоминающего устройства и подключен к первому выходу триггера управления, вход разрешение/запрет счета второго счетчика импульсов объединен с первым входом (разрешение/запрет выдачи) второго запоминающего устройства и подключен ко второму выходу триггера управления, вторые входы первого и второго запоминающих устройств соединены соответственно с выходом первого и второго счетчиков импульсов, третьи входы первого и второго запоминающих устройств подключены к соответствующему выходу сигнала сдвига (каналов опроса) блока управления, выход сигнала компенсации которого соединен с первым входом блока остановки счета и предварительной установки декад, второй вход которого является входом синхронизации устройства, а третий вход соединен с выходом опорного генератора и первым входом блока формирования и привязки опорных частот, второй вход которого соединен с выходом циклического счетчика импульсов, второй и третий входы которого подключены соответственно к выходу запрета счета (и установки "0") и выходу кода (предустановки) блока остановки счета и предварительной установки декад, 1, 2 n-й выходы блока формирования и привязки опорных частот соединены соответственно с первым, вторым n-м входом коммутатора, а (n+1)-й выход блока формирования и привязки частот является выходом шкалы времени (1 Гц) устройства.

Для расширения функциональных возможностей устройства в него введено устройство измерения (отдельный канал) одиночного (случайного) интервала времени, длительности и периода, блок управления имеет дополнительные (N+1)- и (N+2)-е выходы, а устройство обработки информации имеет дополнительный (N+1)-й вход (информации интервала времени, длительности и периода), первый вход устройства измерения одиночного интервала времени, длительности и периода является входом «старт» устройства, второй вход является входом «стоп» устройства, третий вход соединен с выходом опорного генератора, четвертый и пятый входы соединены соответственно с (N+1)-м и (N+2)-м выходами блока управления, а выход соединен с (N+1)-м входом устройства обработки информации.

Для обеспечения компактности и технологичности выполнения устройства со сложной радиоэлектронной схемой в нем циклический счетчик импульсов, блок формирования привязки опорных частот, коммутатор, блок остановки счета и предварительной установки декад, запоминающие устройства, счетчики импульсов и триггеры управления N каналов опроса выполнены в виде единого сложнофункционального блока на большой интегральной схеме, например, типа К1897АИIТ.

В варианте выполнения устройства с дополнительным каналом измерения одиночного интервала времени, длительности и периода циклический счетчик импульсов, блок формирования привязки опорных частот, коммутатор, блок остановки счета и предварительной установки декад, запоминающие устройства, счетчики импульсов и триггеры управления N каналов опроса, устройство измерения одиночного интервала времени, длительности и периода выполнены в виде единого сложнофункционального блока на большой интегральной схеме, например, типа К1897АИIТ.

На фиг.2 представлена структурная схема устройства, на фиг.3 - структурная схема устройства с отдельным каналом измерения одиночного интервала времени, длительности и периода, на фиг.4 - структурная схема устройства измерения одиночного интервала времени, длительности и периода с пояснениями.

На чертежах обозначено: 1 - опорный генератор (ОГ); 2 - циклический счетчик импульсов (ЦСИ); 3₁-3 ₂ - подканальные запоминающие устройства (ЗУ); 4 - устройство обработки информации (УОИ); 5 - блок формирования и привязки опорных частот (БФПОЧ); 6 - коммутатор; 7 - блок управления (БУ); 8₁-8₂ - подканальные счетчики импульсов (СИ); 9 - триггер управления счетчиками импульсов каналов; 10 - блок остановки счета и предварительной установки декад; 11 - устройство (отдельный канал) измерения одиночного интервала времени, длительности и периода (ИИВДП).

Устройство содержит (фиг.2) последовательно соединенные опорный генератор 1 и циклический счетчик импульсов 2, устройство обработки информации 4 и N каналов опроса, каждый из которых включает запоминающие устройства 3₁-3₂, выходы которых объединены и соединены с соответствующим входом устройства обработки информации 4, блок формирования и привязки опорных частот 5, последовательно соединенные коммутатор 6, с числом выходов по числу каналов опроса N, и блок управления 7, два счетчика импульсов 8₁-8 ₂ и триггер управления 9 в каждом из N каналов опроса, и блок остановки счета и предварительной установки декад 10. Счетные входы счетчиков импульсов 8₁-8₂ объединены и соединены с выходом опорного генератора 1, входы «стоп» объединены, соединены с входом триггера управления 9 и являются входом соответствующего сигнала опроса устройства, входы «старт» объединены и соединены с соответствующим выходом коммутатора 6, вход разрешение/запрет счета первого счетчика импульсов 8₁ объединен с первым входом (разрешение/запрет выдачи) первого запоминающего устройства 3₁ и подключен к первому выходу триггера управления 9, вход разрешение/запрет счета второго счетчика импульсов 8₂ объединен с первым входом (разрешение/запрет выдачи) второго запоминающего устройства 3₂ и подключен ко второму выходу триггера управления 9, вторые входы первого 3₁ и второго 3₂ запоминающих устройств соединены соответственно с выходом первого 8₁ и второго 8₂ счетчиков импульсов, третьи входы первого 3₁ и второго 3₂ запоминающих устройств подключены к соответствующему выходу сигнала сдвига (каналов опроса) блока управления 7, выход сигнала компенсации которого соединен с первым входом блока остановки счета и предварительной установки декад 10, второй вход которого является входом синхронизации устройства, а третий вход соединен с выходом опорного генератора 1 и первым входом блока формирования и привязки опорных частот 5, второй вход которого соединен с выходом циклического счетчика импульсов 2, второй и третий входы которого подключены соответственно к выходу запрета счета (и установки "0") и выходу кода (предустановки) блока остановки счета и предварительной установки декад 10. 1, 2 n-й выходы блока формирования и привязки опорных частот 5 соединены соответственно с первым, вторым n-м входом коммутатора 6, а (n+1)-й выход блока формирования и привязки частот 5 является выходом шкалы времени (1 Гц) устройства.

Расширение функциональности устройства, возможность измерения одиночного интервала времени, длительности и периода при сохранении высокой точности, быстродействия и стабильности выдаваемых сигналов достигается введением отдельного канала измерения - устройство 11 (фиг.3), при этом блок управления 7 выполняется с дополнительными (N+1)- и (N+2)-ми выходами, а устройство обработки информации 4 с дополнительным (N+1)-м входом (информации интервала времени, длительности и периода).

Первый вход устройства измерения одиночного интервала времени, длительности и периода 11 является входом «старт» устройства, второй вход является входом «стоп» устройства, третий вход соединен с выходом опорного генератора 1, четвертый и пятый входы соединены соответственно с (N+1)-м и (N+2)-м выходами блока управления 7, а выход соединен с (N+1)-м входом устройства обработки информации 4.

Работа измерителя интервалов времени происходит следующим образом. Сформированные в опорном генераторе 1 импульсы опорной частоты поступают на циклический счетчик импульсов - делитель частоты 2, который делит высокую опорную частоту (1ГГц) до 100; 10; 1 Гц. За счет многоступенчатой привязки импульсов поделенной частоты к исходной опорной частоте рассогласование выходных импульсов F01, F02 F0n сводится к минимуму (последняя диаграмма на фиг.1), но появляется фиксированная задержка импульса опорной частоты по отношению к его идеальному положению. Указанная задержка может быть измерена в режиме калибровки устройства при подаче на вход какого-либо из N каналов «опрос» соответствующего импульса опорной частоты F01, ,F0n, зафиксирована УОИ 4 и учтена в блоке управления 7 при формировании кода компенсации задержки при остановке счета, установке "0" и за счет привязки.

При поступлении импульса синхронизации (например, НТВ 1 Гц от внешнего стандарта частоты) блок остановки счета и предварительной установки декад 10 останавливает работу ЦСИ 2 и устанавливает его декады в "0". Затем происходит предварительная установка декад в состояние, которое позволяет компенсировать потери времени на "привязку " опорных сигналов и за счет накопления задержек при движении рабочего фронта импульсов переключающего триггера. Остановка счета нужна также для того, чтобы все триггеры надежно были установлены предварительно в вычисленное заранее и заложенное в БУ 7 вручную или программно требуемое состояние.

После того как в блоке 10 будет отсчитана необходимая задержка, счет импульсов опорной частоты ЦСИ 2 возобновляется, при этом выходной импульс выбранной опорной частоты из F01 F0n будет синхронизирован с внешним импульсом синхронизации с минимальной погрешностью, равной ±1 дискретности счета. Относительно этого импульса опорной частоты с блока 5 уже будет измеряться временное положение соответствующего импульса «опрос». Частота опорного импульса, выбираемого программно или вручную на каждый канал опроса, должна быть одинакова с частотой подаваемого на этот канал импульса «опрос». Импульсы «опрос» в каждом канале поступают на входы «стоп» первого 8 ₁ и второго 8₂ счетчиков импульсов, которые управляются триггером управления 9 канала и работают поочередно, чтобы, во-первых, можно было снять информацию со счетчиков спустя некоторое время после того, как закончились все переключения триггеров в СИ, а во-вторых, чтобы можно было эту информацию успеть передать на УОИ 4 до следующего импульса «опрос».

Отдельный канал ИИВДП 11, выполненный по схеме заполнения «старт-стоп»-ного интервала импульсами опорной частоты и их подсчета с усреднением интервалов длительности и периода повторяющихся импульсов, расширяет функциональные возможности устройства. Выбор режима устройства и коэффициентов усреднения производится вручную блоком управления 7 или программно, блок управления выполняется в виде микроконтроллера.

Практическая реализация блоков устройства: блок 1 - на микросхеме ADF 4360-7; блоки 2, 3, 5, 6, 8, 9, 10, 11 - на СБИС (система на кристалле) типа К1897АИIТ; блок 4 - аналогично прототипу или на любом ОЗУ с достаточной оперативной памятью; блок 7 - на микроконтроллере фирмы «Миландр», CPU ф. Fastvel и др.

Таким образом, заявленная структура ИИВ позволяет максимально уменьшить погрешность измерения временного положения импульсов «опрос» и сделать ее равной ±1 счета, что повышает точность частотно-временных измерений, улучшить температурную стабильность выдаваемых опорных сигналов и ШВ 1 Гц, повысить надежность и оперативное быстродействие при выдаче информации на устройство обработки информации, а также расширить функциональные возможности устройства.