функциональная входная структура параллельно-последовательного умножителя формата позиционно-знаковой системы счисления f(+/-)

Классы МПК:	G06F7/527 в последовательно-параллельном режиме, те один операнд вводится последовательно, а другой параллельно
Патентообладатель(и):	Петренко Лев Петрович (UA)
Приоритеты:	подача заявки: 2008-04-29 публикация патента: 10.01.2010

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций в позиционно-знаковых кодах. Техническим результатом является повышение быстродействия устройства. Каждый разряд устройства выполнен в виде двух эквивалентных по структуре каналов - положительного и условно отрицательного, при этом, в одном из вариантов выполнения, i-ый разряд каждого канала содержит два элемента И, два элемента ИЛИ-НЕ. 4 ил.

функциональная входная структура параллельно-последовательного умножителя формата позиционно-знаковой системы счисления f(+/-), патент № 2378684

Формула изобретения

Функциональная входная структура параллельно-последовательного умножителя формата позиционно-знаковой системы счисления f(+/-), включающая линейную логическую функцию функциональная входная структура параллельно-последовательного умножителя формата позиционно-знаковой системы счисления f(+/-), патент № 2378684 для формирования частичного произведения

+[m_j]&n_i условно «i» разряда, в которой первые функциональные связи являются функциональными входными связями разряда для приема аргументов множимого [m_j ], а вторые функциональные входные связи объединены для приема аргумента множителя n_i, отличающаяся тем, что входная структура параллельно-последовательного умножителя «i» разряда выполнена в виде положительного канала формирований положительной суммы +[S_i] и условно отрицательного канала формирования условно отрицательной суммы -[S_i], и в нее введены линейные логические функции функциональная входная структура параллельно-последовательного умножителя формата позиционно-знаковой системы счисления f(+/-), патент № 2378684 и при этом функциональные связи выполнены в соответствии с математической моделью вида

Описание изобретения к патенту

Текст описания приведен в факсимильном виде.

Класс G06F7/527 в последовательно-параллельном режиме, те один операнд вводится последовательно, а другой параллельно

способ формирования аргументов аналоговых сигналов частичных произведений [ni]&[mj]f(h) cd аргументов множимого ±[mj]f(2n) и аргументов множителя ±[ni]f(2n) - "дополнительный код" в пирамидальном умножителе f ( cd ) для последующего логического дешифрирования f1(cd ) и формирования результирующей суммы ±[s ]f(2n) - "дополнительный код" (варианты русской логики) - патент 2481614 (10.05.2013)
способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ±[ni] и ±[mj] - "дополнительный код" усеченной пирамидальной структуры умножителя f ( ) для последующего накапливающего суммирования в сумматоре ±f1( ) и функциональная структура для его реализации (варианты русской логики) - патент 2475813 (20.02.2013)

способ формирования аргументов аналоговых сигналов частичных произведений [ni]&[mj]f(h) cd аргументов сомножителей ±[mj]f(2n) и ±[ni]f(2n) - "дополнительный код" в пирамидальном умножителе f ( cd ) для последующего логического дешифрирования f1(cd ) и формирования результирующей суммы в формате ±[s ]f(2n) - "дополнительный код" и функциональная структура для его реализации (варианты русской логики) - патент 2473955 (27.01.2013)
способ формирования упорядоченных последовательностей аналоговых сигналов частичных произведений [ni]&[mj]f(h) cd аргументов сомножителей ±[ni]f(2n) и ±[mj]f(2n) - "дополнительный код" в пирамидальном умножителе f ( cd ) для последующего логического дешифрования f1(cd ) и формирования результирующей суммы в формате ±[s ]f(2n) - "дополнительный код" и функциональная структура для его реализации (варианты русской логики) - патент 2463645 (10.10.2012)
функциональная структура параллельно-последовательного умножителя f ( ) в позиционном формате множимого [mj]f(2n) и множителя [ni]f(2n) - патент 2439660 (10.01.2012)
способ параллельно-последовательного умножения позиционных аргументов аналоговых сигналов множимого [mj]f(2n) и множителя [ni]f(2n) - патент 2437142 (20.12.2011)
функциональная входная структура параллельно-последовательного умножителя f ( ) в позиционном формате множимого [mj]f(2n) и множителя [ni]f(2n) (варианты) - патент 2422881 (27.06.2011)
функциональная структура параллельно-последовательного умножителя f ( ) в позиционном формате множимого [mj]f(2n) и множителя [ni]f(2n) с минимизированной процедурой формирования первого уровня промежуточных сумм f1..k[sj+2] частичных произведений, где "k"-число промежуточных сумм первого уровня (варианты) - патент 2422880 (27.06.2011)