дифференциальный усилитель с малым напряжением смещения нуля

Формула изобретения

Дифференциальный усилитель с малым напряжением смещения нуля, содержащий комплементарный входной дифференциальный каскад (1), имеющий первый (2) и второй (3) противофазные токовые выходы, согласованные с положительной шиной источника питания (4), третий (5) и четвертый (6) противофазные токовые выходы, согласованные с шиной отрицательного источника питания (7), первый (8) и второй (9) выходные транзисторы, объединенные базы которых подключены к источнику напряжения смещения (10), коллектор первого выходного транзистора (8) соединен со входом (11) первого токового зеркала (12), выход (13) которого связан с коллектором второго выходного транзистора (9) и выходом дифференциального усилителя (14), причем первый (2) и второй (3) токовые выходы комплементарного входного дифференциального каскада (1) соединены с эмиттерами первого (8) и второго (9) выходных транзисторов и соответствующими токостабилизирующими двухполюсниками (15) и (16), отличающийся тем, что в схему введено дополнительное токовое зеркало (17), вход которого соединен с третьим токовым выходом (5) комплементарного входного дифференциального каскада (1), а выход связан с четвертым токовым выходом (6) комплементарного входного дифференциального каскада (1) и входом (11) первого токового зеркала (12).

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)).

Известны схемы дифференциальных усилителей (ДУ), реализованных на основе двух параллельно включенных дифференциальных каскадов (ДК) с источниками опорного тока в эмиттерных цепях входных транзисторов (так называемые «dual input stage» или «комплементарных дифференциальных усилителей (КДУ)») [1-20]. По такой архитектуре, на модификации которой выдано около 100 патентов различных стран, выполнены операционные усилители ведущих микроэлектронных фирм (AD8631, AD8632, НА2539 и др.). Однако в практических схемах известных ДУ напряжение смещения нуля (U_см) (эдс смещения нуля) даже при совершенно идентичных транзисторах измеряется единицами милливольт, что обусловлено свойствами их архитектуры - повышенным влиянием коэффициентов передачи по току используемых токовых зеркал на U_см.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США №4649352, содержащий комплементарный входной дифференциальный каскад 1, имеющий первый 2 и второй 3 противофазные токовые выходы, согласованные с шиной положительного источника питания 4, третий 5 и четвертый 6 противофазные токовые выходы, согласованные с шиной отрицательного источника питания 7, первый 8 и второй 9 выходные транзисторы, объединенные базы которых подключены к источнику напряжения смещения 10, коллектор первого выходного транзистора 8 соединен со входом 11 первого токового зеркала 12, выход которого 13 связан с коллектором второго выходного транзистора 9 и выходом дифференциального усилителя 14, причем первый 2 и второй 3 токовые выходы комплементарного входного дифференциального каскада 1 соединены с эмиттерами первого 8 и второго 9 выходных транзисторов и соответствующими токостабилизирующими двухполюсниками 15 и 16.

Существенный недостаток известного ДУ состоит в том, что он имеет повышенные значения напряжения смещения нуля.

Отличие от единицы коэффициента передачи по току токовых зеркал данных ДУ не позволяет получить малые значения U_см даже при совершенно идентичных транзисторах, что отрицательно сказывается на погрешностях аналоговых интерфейсов на их основе.

Основная цель предлагаемого изобретения состоит в уменьшении напряжения смещения нуля дифференциального усилителя в широком диапазоне изменения коэффициентов передачи по току его токовых зеркал.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем комплементарный входной дифференциальный каскад 1, имеющий первый 2 и второй 3 противофазные токовые выходы, согласованные с шиной положительного источника питания 4, третий 5 и четвертый 6 противофазные токовые выходы, согласованные с шиной отрицательного источника питания 7, первый 8 и второй 9 выходные транзисторы, объединенные базы которых подключены к источнику напряжения смещения 10, коллектор первого выходного транзистора 8 соединен со входом 11 первого токового зеркала 12, выход которого 13 связан с коллектором второго выходного транзистора 9 и выходом дифференциального усилителя 14, причем первый 2 и второй 3 токовые выходы комплементарного входного дифференциального каскада 1 соединены с эмиттерами первого 8 и второго 9 выходных транзисторов и соответствующими токостабилизирующими двухполюсниками 15 и 16, предусмотрены новые элементы и связи - в схему введено дополнительное токовое зеркало 17, вход которого соединен с третьим токовым выходом 5 комплементарного входного дифференциального каскада 1, а выход связан с четвертым токовым выходом 6 комплементарного входного дифференциального каскада 1 и входом 11 первого токового зеркала 12.

На фиг.2 представлена структура типового комплементарного дифференциального усилителя 1, реализованного на n-р-n и р-n-р транзисторах с источниками тока в их общей эмиттерной цепи.

Схема заявляемого устройства в соответствии с формулой изобретения показана на фиг.3.

На фиг.4 показана компьютерная модель известного усилителя в среде компьютерного моделирования PSpice с использованием транзисторов ФГУП НПП «Пульсар».

На фиг.5 и 6 представлены графики зависимости напряжения смещения нуля от коэффициентов передачи по току токовых зеркал (К_i).

Дифференциальный усилитель фиг.3 содержит комплементарный входной дифференциальный каскад 1, имеющий первый 2 и второй 3 противофазные токовые выходы, согласованные с шиной положительного источника питания 4, третий 5 и четвертый 6 противофазные токовые выходы, согласованные с шиной отрицательного источника питания 7, первый 8 и второй 9 выходные транзисторы, объединенные базы которых подключены к источнику напряжения смещения 10, коллектор первого выходного транзистора 8 соединен со входом 11 первого токового зеркала 12, выход которого 13 связан с коллектором второго выходного транзистора 9 и выходом дифференциального усилителя 14, причем первый 2 и второй 3 токовые выходы комплементарного входного дифференциального каскада 1 соединены с эмиттерами первого 8 и второго 9 выходных транзисторов и соответствующими токостабилизирующими двухполюсниками 15 и 16. В схему введено дополнительное токовое зеркало 17, вход которого соединен с третьим токовым выходом 5 комплементарного входного дифференциального каскада 1, а выход связан с четвертым токовым выходом 6 комплементарного входного дифференциального каскада 1 и входом 11 первого токового зеркала 12.

Рассмотрим работу заявляемого ДУ.

В статическом режиме выходные токи входного комплементарного каскада 1 равны

При идентичных сопротивлениях токостабилизирующих двухполюсников 15 и 16 коллекторные токи транзисторов 8 и 9 также могут быть равны друг

При этом в цепи нагрузки R_н создается первая составляющая статического тока ошибки , обусловленная разностью

где К_i12 1 - коэффициент усиления по току токового зеркала 12.

Аналогичное уравнение можно записать для входной цепи повторителя тока 17, который идентичен токовому зеркалу 12:

где K_i17 - коэффициент усиления по току токового зеркала 17.

Разностный ток I _р поступает на вход 1 токового зеркала 12 и создает в нагрузке R_н вторую составляющую статической ошибки , которая противоположна по знаку первой составляющей

В результате суммарный статический ток ошибки в нагрузке R_н уменьшается

где К_i=K _il2=K_i17 1.

В схеме ДУ-прототипа при идентичных статических режимах

Поэтому напряжение смещения нуля заявляемой и известной схем

где S_ду - крутизна усиления дифференциального сигнала ДУ.

Таким образом, в предлагаемом устройстве составляющая напряжения смещения нуля, обусловленная влиянием токовых зеркал, в Nc-раз меньше, чем в ДУ-прототипе, где

Полученные выше выводы подтверждаются результатами моделирования предлагаемых схем в среде PSpice - напряжение смещения нуля в зависимости от численных значений K_i уменьшается в 5-10 раз.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент РФ №2193273, H03F 3/45.

2. Патент Японии №53-25232, H03F 3/26, 98(5) А332.

3. Патент US 2001/0052818 А1, H03F, 3/45.

4. Патент Японии № JP 8222972.

5. Авт. свид. СССР №611288.

6. Матавкин В.В. Быстродействующие операционные усилители. - М. Радио и связь, 1989. - стр.103, Рис.6.11.

7. Патент США №6366170, B1 H03F/45.

8. Патент США №6268769, H03F/45.

9. Патент США №3974455, H03F/45.

10. Патент США №3968451, H03F/45.

11. Патент США №4837523, H03F/45.

12. Патент США №5291149, H03F/45.

13. Патент США №4636743, H03F/45.

14. Патент США №4783637, H03F/45.

15. Патент США №5515005, H03F/45.

16. Патент США №5291149, H03F/45.

17. Патент США №5140280, H03F/45.

18. Патент США №5455535, H03F/45.

19. Патент США №5523718, H03F/45.

20. Патент США №4600893, H03F/45.