приемник-компаратор сигналов спутниковых радионавигационных систем

Формула изобретения

1. Приемник-компаратор сигналов спутниковых радионавигационных систем (СРНС), содержащий приемное устройство сигналов СРНС, вход которого является антенным входом устройства, первый выход которого соединен с первым входом устройства сопряжения приемного устройства, выход которого соединен с третьим входом синхронизатора, синхронизатор, первый выход которого соединен с входом подстройки частоты опорного генератора, а второй выход соединен с устройством управления и индикации, выход которого соединен с табло жидкокристаллического индикатора (ЖКИ), второй вход которого соединен с клавиатурой, отличающийся тем, что в него дополнительно введены последовательно соединенные коммутатор 1, первый вход которого является входом внешнего опорного сигнала приемника-компаратора, второй вход которого соединен с выходом опорного генератора, и схема автоматической подстройки опорной частоты (АПЧ), выход которой соединен со вторым входом синхронизатора, третий выход которого является выходом основной шкалы времени (ШВ) приемника-компаратора; последовательно соединенные формирователь 1 Гц, первый вход которого является входом внешнего исследуемого синусоидального сигнала устройства, коммутатор 2, второй вход которого является входом внешней ШВ приемника-компаратора сигналов СРНС, и ключ, выход которого соединен с четвертым входом синхронизатора, первый вход которого соединен с выходом коммутатора 2; схема синхронизации формирователя шкалы времени (ФШВ), первый вход которой соединен со вторым выходом синхронизатора, второй вход которой соединен с четвертым выходом синхронизатора, а выход соединен со вторым входом ключа; устройство вычисления скользящего среднего, первый вход которого соединен со вторым выходом синхронизатора, второй вход соединен с четвертым выходом синхронизатора, третий вход стробирования соединен с выходом коммутатора 2, а выход соединен с четвертым входом синхронизатора, второй выход которого соединен также с вторыми входами устройства сопряжения приемного устройства и формирователя 1 Гц и с третьими входами коммутатора 1 и коммутатора 2, четвертый вход которого соединен с вторым выходом 1 Гц ШВ СРНС приемного устройства сигналов СРНС.

2. Устройство по п.1, отличающееся тем, что схема АПЧ опорной частоты (11) включает в себя последовательно соединенные генератор, управляемый напряжением (ГУН), высокой частоты (11), делитель частоты до частоты сравнения на частотно-фазовом детекторе (ЧФД)1 (11₂), ЧФД1 (11₃), выход управляющего сигнала которого соединен с входом сигнала управления частотой ГУН.

3. Устройство по п.1, отличающееся тем, что схема синхронизации ФШВ (15) включает в себя последовательно соединенные схему формирования кода заданного интервала (15₁) и схему сравнения (15₂), второй вход которой является вторым входом схемы синхронизации ФШВ (15); и последовательно соединенные схему формирования кода q_{заданного} (15₄), вход которой соединен с входом схемы формирования кода заданного интервала и является первым входом схемы синхронизации ФШВ, счетчик по модулю q (15₃), второй вход сброса в “0” которого соединен с первым выходом схемы сравнения 15₂, а счетный третий вход которого соединен со вторым выходом схемы сравнения 15₂, и решающее устройство (15₅), выход которого является выходом схемы синхронизации ФШВ (15).

Описание изобретения к патенту

Изобретение относится к радиоизмерительной технике и может быть использовано для определения относительной отстройки частоты опорных генераторов и стандартов частоты и времени, а также для синхронизации частоты местного (встроенного или внешнего) опорного генератора и местной шкалы времени (ШВ) с образцовым сигналом, формируемым по принимаемым сигналам спутниковых радионавигационных систем (СРНС) ГЛОНАСС/GSP и синхронизированным с назначенной системной шкалой времени.

Изобретение может быть использовано в метрологических комплексах для сличения и поверки частоты и шкал времени местных генераторов с образцовыми по сигналам СРНС, а также в синхронизируемых по сигналам СРНС стандартах частоты и времени.

Известны устройства для приема и обработки сигналов спутниковых радионавигационных систем (СРНС) ГЛОНАСС/GSP (датчик “НАВИОР-С” СН-3834 КБ “НАВИС” [1], модуль приемоизмерительный синхронизирующий К-161 РИРВ [2], СВЧ-приемник сигналов спутниковых радионавигационных систем по патенту РФ №2097919, кл.6 Н 04 В 1/06 [3], приемник-синхронизатор по свидетельству РФ на полезную модель №18812, кл. 7 H 03 D 13/00, H 04 Q 9/04, 2001 [4], которые принимают сигналы СРНС и, кроме решения навигационной задачи, демодулируют, декодируют и обрабатывают временную информацию, формируют от местного генератора, синхронизируемого по сигналам СРНС, выходной сигнал опорной частоты, определяют относительную погрешность частоты местного генератора, формируют местную ШВ, синхронизированную с ШВ UTC.

В качестве ближайшего аналога предлагаемого технического решения выбран приемник-синхронизатор по свидетельству РФ на полезную модель №18812 [4], который принимает сигналы СРНС ГЛОНАСС/GSP с помощью приемного устройства типа СН-3834 или “Palisade”, обрабатывает и выводит для визуальной индикации временную информацию, в режиме “СТАНДАРТ” формирует от встроенного местного синхронизируемого по сигналам СРНС генератора выходной сигнал опорной частоты, в режиме “КАЛИБРАТОР” определяет относительную погрешность частоты местного внутреннего или внешнего генератора, с помощью приемного устройства, формирует местную ШВ, синхронизированную с ШВ UTC.

К недостаткам вышеуказанных аналогов и прототипа следует отнести их недостаточную точность при определении относительной погрешности частоты местных высокостабильных генераторов (рубидиевых, цезиевых, водородных стандартов частоты) и при формировании с их помощью ШВ, синхронизированных с ШВ UTC, что вызывает необходимость увеличения времени измерения.

Так, типовое значение средней квадратической погрешности формирования ШВ относительно ШВ UTC для большинства модулей синхронизации по сигналам СРНС (в том числе и в прототипе) составляет 100 нс, что определяет величину собственной вносимой относительной погрешности измерения относительной отстройки частоты местного генератора порядка 110^-12 за время измерения 1 сутки. Тогда, как например, величина погрешности частоты высокостабильного цезиевого стандарта частоты составляет менее 110^-12, водородного стандарта частоты составляет (12)10^-13 и менее.

Технической задачей, решение которой достигается предлагаемым устройством, является повышение точности определения относительной погрешности частоты местного поверяемого или синхронизируемого по сигналам СРНС генератора (снижение собственной вносимой погрешности при измерении отстройки частоты), что при одинаковых требованиях по точности сличения частоты местного генератора с эталонной по сигналам СРНС позволяет уменьшить время измерения, а также повысить точность формирования и синхронизации местной (основной) ШВ с ШВ UTC при приеме сигналов СРНС.

Сущность технического решения заключается в том, что в приемник-компаратор сигналов СРНС, содержащий приемное устройство сигналов СРНС, вход которого является антенным входом устройства, первый выход которого соединен с первым входом устройства сопряжения приемного устройства, выход которого соединен с третьим входом синхронизатора, синхронизатор, первый выход которого соединен с входом подстройки частоты опорного генератора, второй выход которого соединен с устройством управления и индикации, выход которого соединен с табло ЖКИ (не показан), второй вход которого соединен с клавиатурой (не показана) дополнительно введены последовательно соединенные коммутатор 1, первый вход которого является входом внешнего опорного сигнала приемника-компаратора, второй вход которого соединен с выходом опорного генератора, и схема АПЧ опорной частоты, выход которой соединен со вторым входом синхронизатора, третий выход которого является выходом основной ШВ приемника-компаратора; последовательно соединенные формирователь 1 Гц (ДПКД), первый вход которого является входом внешнего исследуемого синусоидального сигнала устройства, коммутатор 2, второй вход которого является входом внешней ШВ устройства (приемника-компаратора сигналов СРНС), и ключ, выход которого соединен с четвертым входом (сброс в “0” счетчика импульсов) синхронизатора, первый вход которого соединен с выходом коммутатора 2; схема синхронизации ФШВ, первый вход которой соединен со вторым выходом синхронизатора, второй вход которой соединен с четвертым выходом синхронизатора, а выход соединен со вторым входом ключа; устройство вычисления скользящего среднего, первый вход которого (вход установки числа усреднений N) соединен с вторым выходом синхронизатора, второй вход соединен с четвертым выходом синхронизатора, третий вход стробирования соединен с выходом коммутатора 2, а выход соединен с четвертым входом синхронизатора, второй выход которого соединен также с вторыми входами устройства сопряжения приемного устройства и формирователя 1 Гц (ДПКД) и с третьими входами коммутатора 1 и коммутатора 2, четвертый вход которого соединен с вторым выходом 1 Гц ШВ СРНС приемного устройства сигналов СРНС.

На фиг.1 представлена структурная электрическая схема приемника-компаратора сигналов СРНС; на фиг.2 - временные диаграммы формируемых приемным устройством сигналов СРНС импульсов 1 Гц ШВ СРНС и формируемых приемником-компаратором импульсов основной ШВ; на фиг.3 - функции распределения плотностей вероятности абсолютной временной погрешности формирования импульсов ШВ СРНС и основной ШВ приемника-компаратора по отношению к идеальному истинному положению импульсов ШВ UTC.

Приемник-компаратор сигналов СРНС содержит приемное устройство сигналов СРНС (1), вход которого является антенным входом устройства, первый выход которого соединен с первым входом устройства сопряжения приемного устройства (3), выход которого соединен с третьим входом синхронизатора (2), синхронизатор (2), первый выход которого соединен с входом подстройки частоты опорного генератора (4), второй выход которого соединен с устройством управления и индикации (5), выход которого соединен с табло ЖКИ (не показан), второй вход которого соединен с клавиатурой (не показана), последовательно соединенные коммутатор 1 (10), первый вход которого является входом внешнего опорного сигнала приемника-компаратора, второй вход которого соединен с выходом опорного генератора (4), и схема АПЧ опорной частоты (11), выход которой соединен со вторым входом синхронизатора (2), третий выход которого является выходом основной ШВ приемника-компаратора; последовательно соединенные формирователь 1 Гц (ДПКД) (12), первый вход которого является входом внешнего исследуемого синусоидального сигнала устройства, коммутатор 2 (13), второй вход которого является входом внешней ШВ устройства (приемника-компаратора сигналов СРНС), и ключ (14), выход которого соединен с четвертым входом (сброс в “0” счетчика импульсов (8)) синхронизатора (2), первый вход которого соединен с выходом коммутатора 2 (13); схема синхронизации ФШВ (15), первый вход которой соединен со вторым выходом синхронизатора (2), второй вход которой соединен с четвертым выходом синхронизатора (2), а выход соединен со вторым входом ключа (14); устройство вычисления скользящего среднего (16), первый вход которого (вход установки числа усреднений N) соединен с вторым выходом синхронизатора (2), второй вход соединен с четвертым выходом синхронизатора (2), третий вход стробирования соединен с выходом коммутатора 2 (13), а выход соединен с четвертым входом синхронизатора (2), второй выход которого соединен также с вторыми входами устройства сопряжения приемного устройства (3) и формирователя 1 Гц (ДПКД) (12) и с третьими входами коммутатора 1 (10) и коммутатора 2 (13), четвертый вход которого соединен с вторым выходом 1 Гц ШВ СРНС приемного устройства сигналов СРНС (1).

Работа приемника-компаратора сигналов СРНС заключается в следующем. Сигнал опорной частоты от внутреннего или внешнего генератора через коммутатор 1 (10), который управляется сигналом с второго выхода синхронизатора, формируемым в формирователе управляющих сигналов вычислений и параметров алгоритмов работы 7₁, поступает на схему АПЧ опорной частоты (11), которая предназначена для формирования высокой опорной частоты (100 МГц) с целью увеличения разрешающей способности измерения интервалов времени между импульсами основной ШВ и ШВ СРНС с приемного устройства сигналов СРНС, внешней ШВ или ШВ, формируемой формирователем 1 Гц (ДПКД) 12 из внешнего входного синусоидального сигнала, которые через коммутатор 2 (13), управляемый сигналами с 2-го выхода синхронизатора, в зависимости от выбранного режима измерения поступают на вход переписи информации буферного регистра памяти 9 в основном ФШВ (цифровом фазовом детекторе) 6. Основной ФШВ 6, включающий счетчик импульсов с параллельным опросом 8, на счетный вход которого поступает высокая опорная частота со схемы АПЧ опорной частоты 11, и регистр памяти 9, на информационные входы которого поступает параллельный код состояний декад счетчика 8, выполняет, кроме функции формирования основной ШВ, функцию измерителя интервалов времени между импульсами основной ШВ и импульсами шкал времени, поступающих на вход переписи информации в регистре памяти 9, так как запоминаемое в регистре памяти 9 число, соответствующее состоянию счетчика 8, умноженное на период высокой опорной частоты То со схемы АПЧ опорной частоты 11, будет численно равно интервалу времени _расх. между моментом формирования переднего фронта импульса основной ШВ t_осн.ШВ, соответствующим состоянию “0” счетчика 8, и моментом прихода на вход переписи регистра памяти 9 (1-ый вход синхронизатора 2) импульса выбранной коммутатором 2 (13) ШВ _м (фиг.2). Далее код измеренного интервала времени t_м-t_осн.ШВ каждую секунду поступает для обработки на вычислитель поправки частоты 7₂ в процессоре 7, который входит в состав синхронизатора 2, а также с четвертого выхода синхронизатора 2 поступает на вторые входы схемы синхронизации ФШВ 15 и устройства вычисления скользящего среднего 16, на первые входы которых соответственно поступает код заданного интервала, фиксируемый схемой формирования кода заданного интервала Т_з 15₁, и код числа усреднений N, аналогично фиксируемый в блоке 16.

В каждом цикле выдачи основной ШВ (1 раз в секунду) в режиме работы по сигналам СРНС в схеме синхронизации ФШВ 15 производится сравнение схемой сравнения 15₂ измеренной величины |t_м-t_осн.ШВ| с величиной заранее заданного интервала Т₃, формируемой схемой 15₁. Если при сравнении величина |t_м-t_осн.ШВ|Т_з, то на первый вход “сброса в 0” счетчика 15₃ по модулю q выдается сигнал, сбрасывающий счетчик 15₃ в исходное нулевое состояние, со схемы сравнения 15₂. Если при сравнении величина |t_м-t_осн.ШВ|>Т_з, то на второй счетный вход счетчика 15₃ со схемы сравнения 15₂ поступает сигнал, увеличивающий числовое значение состояния счетчика 15₃ на единицу. При этом, если счетчик 15₃ не достиг своего модуля счета q, код которого принимается по первому входу схемы синхронизации ФШВ (15) и фиксируется схемой формирования кода q заданного 15₄, то ключ 14 закрыт сигналом с решающего устройства 15₅ и синхронизации счетчика импульсов 8 основного ФШВ 6 импульсом ШВ СРНС, поступающим с выхода приемного устройства сигналов СРНС через коммутатор 2 (13) не происходит. Если же число идущих подряд превышений значений величины |t_м-t_осн.ШВ| значения Т_з достигает модуля счета q счетчика 15₃, то ключ 14 открывается разрешающим сигналом с решающего устройства 15₅ и в следующем цикле выдачи ШВ с приемного устройства сигналов СРНС (1) импульс ШВ СРНС пройдет на основной ФШВ и осуществит его синхронизацию.

В прототипе каждый импульс ШВ СРНС с приемного устройства сигналов СРНС (1) поступает непосредственно на вход переписи информации о состоянии счетчика импульсов 8 регистра памяти 9, что означает, что на процессор (7) в прототипе поступают числовые данные для обработки о временном расхождении _расх. между неявно формируемой внутренней ШВ и ШВ СРНС. При этом ШВ СРНС имеет среднее квадратическое случайное отклонение (СКО) _вх.=_прот.=_CPHC от истинного момента t_и формирования ШВ UTC, равное среднему квадратическому отклонению _х случайной величины х=t_м-t_и, где t_м - момент времени выдачи очередного импульса ШВ СРНС с приемного устройства сигналов СРНС (1), t_и - соответствующий “истинный” момент времени выдачи импульса ШВ UTC (фиг.2).

При идеальном внутреннем синхронизируемом или внешнем исследуемом опорном генераторе в прототипе вносимая при измерении относительной отстройки частоты собственная средняя квадратическая относительная погрешность f_{соб.прот./Tизм.} при фазовременном методе измерения будет определяться выражением:

где Т_изм - время измерения.

Для большинства промышленных приемных устройств сигналов СРНС, в том числе и для прототипа, типовое значение _СРНС=(25100) нс, поэтому

При этом считаем, что величина х нормально распределена с нулевым средним.

В предлагаемом приемнике-компараторе, очевидно, что величина у=t_осн.ШВ-t_и будет также нормально распределена, так как ее значения выбираются из значений случайной величины х (см.фиг.2). При этом значения величины х “далекие” от центра распределения, то есть от нулевого значения, приводящие к тому, что величина |t_м - t_ocн.ШВ|>Т_з не выбираются при синхронизации (или берутся очень редко) при правильном выборе q и Т_з и заменяются на значения из х (более близкие к центру распределения), при которых |t_м - t_ocн.ШВ|Т_з.

Таким образом, случайная величина у будет иметь более “узкую” функцию плотности вероятности W_y (см. фиг.3), а значит и меньшее среднее квадратическое отклонение.

Величину (t_м-t_ocн.ШВ) можно представить следующим образом:

.

Дисперсия разности случайных величин .

При , .

При выборе q и Т_з, q не должно быть очень большим, так как при увеличении q увеличивается время переходного процесса - времени, при котором счетчик 15₃ не досчитал до своего модуля, т.е. возрастает доля времени переходного состояния в общем времени наблюдения, которое на практике конечно. При этом возрастает вероятность “ошибочного” формирования основной ШВ (за пределами по времени заданного Т_з), если вначале произошла синхронизация счетчика 8 основного ФШВ импульсом ШВ СРНС, который находился за пределами Т_з. Кроме того, Т_з не должно быть очень малым, чтобы вероятность положения импульса ШВ СРНС за пределами Т_з была меньше 0,5, иначе вероятность “ошибочной” синхронизации счетчика 8 будет больше вероятности его “правильной” синхронизации, т.е. должно быть q=5-20 и .

Очевидно, что если в предлагаемом приемнике-компараторе использовать тот же фазовременной метод измерения относительной отстройки частоты, который основан на измерении относительного набега фазы во временной области импульсов опорной ШВ, в качестве которой в прототипе используется ШВ СРНС, а в предлагаемом приемнике-компараторе может использоваться формируемая своя основная ШВ, синхронизируемая с помощью схемы 15 и ключа 14, и импульсов исследуемой ШВ, формируемых из исследуемого синусоидального (блок 12) или импульсного сигналов, которые пропускаются на вход переписи информации регистра памяти 9 коммутатором 2 (13) один раз в секунду в начале времени измерения Т_изм. и 1 раз в секунду по его окончании, то измеряемый при этом интервал будет соответствовать сдвигу между исследуемой ШВ и основной ШВ, флуктуации которой уже меньше по размаху по сравнению с ШВ СРНС.

Таким образом, при идеально точном внешнем исследуемом генераторе в предлагаемом приемнике-компараторе со схемой синхронизации ФШВ 15 и ключом 14 вносимая при измерении относительной отстройки частоты внешнего генератора собственная средняя квадратическая относительная погрешность f_{y соб. за Тизм} при такой же обработке, как в прототипе, данных о расхождении основной ШВ и ШВ СРНС, будет определяться выражением:

.

Дальнейшее повышение точности (снижение собственного вносимого среднеквадратического относительного отклонения результата) измерения относительной отстройки частоты в предлагаемом приемнике-компараторе достигается за счет работы устройства вычисления скользящего среднего 16, которое каждую секунду вычисляет и выдает, начиная с (N+1)-й секунды после начала измерений, для обработки на процессор 7 среднее значение , величины относительного временного расхождения (набега фазы в секундах) (t_м-t_осн.ШВ) за 1 с по предыдущим N ее значениям в соответствии с выражением:

где i=N+l, N+2,...

t=1; с=const.

Из (3) и (6) следует, что дисперсия среднего значения будет выражаться следующим образом [5]:

где t=1 с.

При условии .

Таким образом при идеальном точном внутреннем синхронизируемом или внешнем исследуемом генераторах, которые в предлагаемом приемнике-компараторе используются для формирования опорной частоты, и при алгоритме измерений, задаваемом выражением (6), собственная вносимая средняя квадратическая относительная погрешность будет определяться при указанных условиях выражением (8), то есть

; t=1 с;

N - число секунд при вычислении скользящего среднего.

Если при этом процессор 7 будет еще определять относительный набег фазы скользящего среднего t, (где t=l с) за время измерения Т_изм в соответствии с выражением:

где Т_изм=1, 2, 3,... с; t=l c; i=N+1, N+2,...,

то, очевидно, собственная вносимая средняя квадратическая относительная погрешность предлагаемого приемника-компаратора f_{пр-ка собст. за Тизм.}, будет определяться выражением:

При этом считаем, что вычисляемые величины и являются независимыми.

Таким образом, из выражений (10) и (1) следует, что вносимая предлагаемым приемником-компаратором СРНС погрешность будет в раз меньше, чем в прототипе, при этом полное время измерения (с учетом времени, затраченного на вычисление предыдущего значения скользящего среднего величины ) увеличивается лишь на N секунд.

Для измерения относительной отстройки частоты генераторов, сигналы которых подаются на входы внешней ШВ и внешнего исследуемого синусоидального сигнала формируются соответствующие им ШВ. При этом коэффициент деления формирователя 1 Гц (ДПКД) 12 устанавливается управляющими сигналами с формирователя управляющих сигналов вычислений и параметров алгоритмов работы 7₁ в процессоре 7 в соответствии с заданной частотой входного исследуемого сигнала.

Коммутатор 2 (13) с помощью управляющих сигналов поочередно каждую секунду коммутирует на вход переписи информации регистра памяти 9 либо импульс ШВ СРНС, либо импульс ШВ от исследуемого внешнего сигнала (синусоидального или импульсного в зависимости от режима работы). Через каждые две секунды вычисляется разность величины (t_м-t_осн.ШВ), полученной в первую секунду и величины (t_{внеш.ШВ (иссл)}-t_ocн.ШВ), полученной во вторую секунду, то есть

Для этой величины (t_м-t_{внеш.ШВ(иссл)}) (сравни с (2)) процессор 7 и блок 16 проводят операции и вычисления, аналогичные операциям и вычислениям для величины, определенной по выражению (2), только с дискретом по времени в 2 секунды, с том числе операции по выражениям (6) и (9). При этом достигаются такие же собственные вносимые погрешности измерений, но с увеличением времени измерения и обработки в 2 раза.

Вычисленные значения отстройки частоты внутреннего опорного синхронизируемого или внешнего опорного исследуемого генератора, или сигналов внешней ШВ или внешнего исследуемого синусоидального умножаются в процессоре 7 - в вычислителе поправки частоты 7₂, - на коэффициент преобразования ЦАП. Синтезированный сигнал управления подстройкой частоты с блока ЦАП 7₃, аналогично прототипу выдается на опорный генератор 4.

Практическая реализация блоков предлагаемого приемника-компаратора может быть выполнена на выпускаемых серийно микросхемах или программным образом.

Блоки 1-9 могут быть выполнены аналогично прототипу.

Блок 10 может быть выполнен на электронных реле РЭК-11, при этом выходы А, Б являются входами управляющего сигнала, входы 11 и 13 (или 21 и 23) являются входами опорных сигналов, а вывод 12 (или 22) является выходом сигнала опорной частоты (10 МГц).

Блок 11 включает в себя:

- ГУН высокой частоты (100 МГц) - блок 11₁, который может быть выполнен по схеме емкостной трехточки на транзисторе 2Т368А, кварцевом резонаторе К1-13ПК-100 МГц РЦ3.382.255 ТУ, варикапе 2В124Г и компараторе-формирователе сигнала AD8561AN;

- делитель частоты на 10 - блок 11₂, который может быть выполнен на микросхеме 1554ИЕ6, при этом вывод 5 - счетный вход, выводы 6 и 12 - выходы поделенной частоты, вывод 14 (К) - на корпусе, вывод 11 - на +5 В, вывод 8 - корпус, вывод 16 -+5 В;

- ЧФД1 - блок 11₃, который может быть выполнен на RS-триггере из логических элементов И-НЕ микросхем 1533ЛА3, где выводы 1, 2; 4, 5; 9, 10; 12, 13 являются входами сигналов, а выводы 3, 6, 8, 11 - выходами, вывод 7 - на корпусе, вывод 14 - +5 В, и на активном фильтре на микросхеме 544УД2А, где вывод 2 через 3,9 кОм подключен к выходу интегрирующей цепи после RS-триггера одного из входных сигналов, вывод 3 - к выходу интегрирующей цепи другого сигнала, выводы 1, 8 соединены, вывод 6 является выходом ЧФД1, а также соединен с выводом 2, вывод 7 - на +15 В, вывод 4 - на -15 В.

Блок 12 выполнен на формирователе импульсного сигнала из синусоидального на компараторе-формирователе AD8561AN, выход которого соединен с входом ДПКД с коэффициентом деления 1,5 или 10 на микросхеме К155ИЕ8 (программируемый счетчик с входом для переключения коэффициента деления), вывод 9 - счетный вход, выводы 4, 1, 14, 15, 2, 3 - входы поразрядного разрешения Е0Е5, вывод 13 - вход R общего сброса (высоким уровнем), вывод 5 - выход счетчика на счетный вход следующего декадного счетчика, вывод 16 - питание +5 В, вывод 8 - корпус; либо ДПКД на 1, 5 или 10 может быть выполнен с помощью коммутации на логических элементах И управляющими сигналами входного сигнала ТТЛ уровня на один их входов микросхемы 1533ИЕ2-на 14-й вывод при соединенных 12-м и 1-ом выводах - для деления на 10, - на 1-й вывод - для деления на 5, - и минуя эту микросхему на счетный вход следующего декадного счетчика - для коэффициента деления 1. К ДПКД на 1, 5, 10 подключены последовательно соединенные (выход со входом следующего) шесть декадных счетчиков 1533ИЕ6 (вывод 5 - счетный вход на увеличение, вывод 12 - выход, вывод 14 (R) - на корпусе, вывод 16 -+5В, вывод 8 - корпус). Выход последнего счетчика - выход 1 Гц блока 12.

Блок 13 (Коммутатор 2) может быть выполнен на восьмивходовым селекторе-мультиплексоре с тремя состояниями 1533КП15, выводы 4, 3, 2, 1, 15, 14, 13, 12 - входы, вывод 5 - выход (выход коммутатора 2), выводы 11, 10, 9 - входы управления, вывод 7 - управление третьим состоянием - на корпусе, вывод 16 - +5 В, вывод 8 - корпус.

Блок 14 (Ключ) может быть выполнен на логическом элементе И-НЕ микросхемы 1533ЛА3, выводы 1, 2 - входы, вывод 3 - выход, вывод 14 - +5 В, вывод 7 - корпус.

Блоки 15 и 16 могут быть выполнены программным образом на микро РС5066 фирмы Ostagon.

Предлагаемый приемник-компаратор СРНС обладает большей точностью (меньшим средним квадратическим отклонением) формирования синхронизируемой по сигналам СРНС основной ШВ по отношению к ШВ UTC за счет работы схемы синхронизации ФШВ 15 и ключа 14, так как формирование основной ШВ осуществляется без больших отклонений, обусловленных искажениями и ошибками при приеме сигналов СРНС из-за шума на трассе распространения и в приемоизмерительном модуле синхронизации за счет того, что значения величины Х “далекие” от центра распределения, то есть от нулевого значения, приводящие к тому, что величина |t_м-t_осн.ШВ|>Т_з не проходят на синхронизацию основного ФШВ (блока 8 в нем) и заменяются на значения из Х (более близкие к центру распределения), при которых |t_м-t_осн.ШВ|Т_з.

Кроме того, предлагаемый приемник-компаратор СРНС обладает большей точностью сличения частот (меньшей в раз собственной вносимой средней квадратической относительной погрешностью измерения относительной отстройки частоты поверяемых генераторов) за счет работы устройства вычисления скользящего среднего 16 и схемы АПЧ опорной частоты 11, которая увеличивает разрешающую способность при измерении.

ЛИТЕРАТУРА

1. Рекламный проспект одноплатного навигационного датчика “НАВИОР-С”, КБ “НАВИС”, 2001 г.

2. Навигационно-временной приемник К-161 спутниковых систем ГЛОНАСС/GPS. Рекламный проспект, ФГУП РИРВ, 2000 г.

3. СВЧ-приемник сигналов спутниковых радионавигационных систем. Патент РФ №2097919, кл. 6 Н 04 В 1/06.

4. Приемник-синхронизатор. Свидетельство РФ на полезную модель №18812, кл. 7 Н 03 В 13/00, H 04 Q 9/04, 2001 г. (прототип).

5. Справочник по высшей математике. // Под ред. Г. Корн и Т. Корн.