устройство для сложения n чисел по модулю p

Классы МПК:G06F7/72 с помощью арифметического остатка
G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями
Автор(ы):, ,
Патентообладатель(и):Воронежский государственный технический университет
Приоритеты:
подача заявки:
2002-04-17
публикация патента:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления. Его использование позволяет получить технический результат в виде повышения быстродействия выполнения модульных операций за счет использования свойства периодичности гармонической функции. Устройство состоит из шифраторов, дешифраторов, генератора гармонического сигнала, управляемых фазовращателей, фазовращателей на фиксированные значения фазы и измерителя фазы гармонического сигнала. 3 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13

Формула изобретения

Устройство для сложения N чисел по модулю р, содержащее N дешифраторов, входы которых являются входами устройства, и шифратор, выход которого является выходом устройства, отличающееся тем, что в него введены N управляемых фазовращателей, генератор гармонического сигнала, (р-1) фазовращателей на фиксированные значения фазы и измеритель фазы гармонического сигнала, причем выход генератора гармонического сигнала соединен с первыми входами первого и устройство для сложения n чисел по модулю p, патент № 2220441-го управляемых фазовращателей, выход i-го управляемого фазовращателяустройство для сложения n чисел по модулю p, патент № 2220441 соединен с первым входом (i+1)-гo управляемого фазовращателя, а выход j-го управляемого фазовращателя - с первым входом (j+1)-го управляемого фазовращателя устройство для сложения n чисел по модулю p, патент № 2220441 при этом выход N-го управляемого фазовращателя соединен со входом 1 измерителя фазы гармонического сигнала, вход 2 которого подключен к выходу устройство для сложения n чисел по модулю p, патент № 2220441-го управляемого фазовращателя, а вход q устройство для сложения n чисел по модулю p, патент № 2220441 измерителя фазы гармонического сигнала соединен с выходом

устройство для сложения n чисел по модулю p, патент № 2220441-го управляемого фазовращателя через фазовращатели на фиксированное значение фазы, равное устройство для сложения n чисел по модулю p, патент № 2220441 при этом вход (р+2) измерителя фазы гармонического сигнала является тактовым входом устройства, выход измерителя фазы гармонического сигнала соединен со входом шифратора, а выходы дешифраторов подключены ко вторым входам соответствующих управляемых фазовращателей.

Описание изобретения к патенту

Текст описания в факсимильном виде (см. графическую часть).

Класс G06F7/72 с помощью арифметического остатка

устройство для преобразования из полиномиальной системы классов вычетов в позиционный код -  патент 2513915 (20.04.2014)
способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах -  патент 2509345 (10.03.2014)
устройство для определения знака модулярного числа -  патент 2503995 (10.01.2014)
устройство для сравнения чисел, представленных в системе остаточных классов -  патент 2503992 (10.01.2014)
способ организации умножения чисел с плавающей запятой, представленных в системе остаточных классов -  патент 2500018 (27.11.2013)
накапливающий сумматор по модулю -  патент 2500017 (27.11.2013)
способ организации умножения чисел с плавающей запятой, представленных в системе остаточных классов -  патент 2485574 (20.06.2013)
полный одноразрядный сумматор по модулю -  патент 2484519 (10.06.2013)
устройство для обнаружения переполнения динамического диапазона, определения ошибки и локализации неисправности вычислительного канала в эвм, функционирующих в системе остаточных классов -  патент 2483346 (27.05.2013)
ячейка однородной вычислительной среды, однородная вычислительная среда и устройство для конвейерных арифметических вычислений по заданному модулю -  патент 2477513 (10.03.2013)

Класс G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями

параллельный сумматор-вычитатель в троичной системе счисления на нейронах -  патент 2453900 (20.06.2012)
способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0, +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики) -  патент 2429523 (20.09.2011)
компьютерная система для хранения бесконечных, бесконечно малых и конечных величин и выполнения с ними арифметических операций -  патент 2395111 (20.07.2010)
способ сложения чисел в коде "1 из 4" и сумматор в этом коде -  патент 2251143 (27.04.2005)
способ обработки данных -  патент 2250488 (20.04.2005)
арифметическое устройство по модулю -  патент 2157560 (10.10.2000)
устройство для сложения и вычитания чисел по модулю -  патент 2156998 (27.09.2000)
устройство для умножения по модулю семь -  патент 2149442 (20.05.2000)
устройство умножения -  патент 2148270 (27.04.2000)
устройство для сложения и вычитания чисел по модулю -  патент 2145112 (27.01.2000)
Наверх