способ селективного программирования энергонезависимого накопителя

Классы МПК:G11C16/10 схемы программирования или ввода данных
G11C8/00 Устройства для выборки адресов из цифрового запоминающего устройства
Автор(ы):
Патентообладатель(и):СИМЕНС АКЦИЕНГЕЗЕЛЛЬШАФТ (DE)
Приоритеты:
подача заявки:
1996-05-13
публикация патента:

Изобретение относится к области программирования энергонезависимых накопителей. Техническим результатом является снижение потребления энергии. Способ состоит в том, что сначала прикладывают отрицательное программирующее напряжение ко всем шинам слов WLi, WLj, а затем ко всем неселектированным шинам слов WLj прикладывают положительное напряжение для компенсации на них отрицательных зарядов. 2 з.п.ф-лы, 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

1. Способ селективного приложения отрицательного программирующего напряжения к шине слов WLi энергонезависимого накопителя со следующими друг за другом шагами: а) приложение отрицательного программирующего напряжения ко всем шинам слов (WLi, WLj), b) отключение отрицательного программирующего напряжения так, что все шины слов (WLi, WLj) приводятся в плавающее состояние, с) приложение положительного напряжения ко всем неселектированным шинам слов (WLj).

2. Способ по п.1, отличающийся тем, что отрицательное программирующее напряжение прикладывают к шинам слов (WLi, WLj) через диоды (D).

3. Способ по п.2, отличающийся тем, что диоды (D) образованы p-канальными МОП-транзисторами.

Описание изобретения к патенту

Программируемые энергонезависимые накопительные ячейки (ячейки памяти) имеют находящийся в электрически плавающем состоянии электрод затвора, так называемый "плавающий затвор" ("Floating Gate"). Этот "плавающий затвор" отделен изолирующими слоями как от области канала накопительной ячейки, которая в остальном выполнена в виде полевого МОП-транзистора, так и от ее электрода управляющего затвора и расположен между ними.

Программирование ячейки происходит за счет того, что на плавающий затвор наносят заряд. За счет этого заряда изменяется пороговое напряжение, то есть напряжение, при котором образующий накопительную ячейку полевой МОП-транзистор начинает проводить. При считывании ячейки тогда к управляющему затвору прикладывают напряжение, которое имеет значение, лежащее между пороговыми напряжениями непрограммированной и программированной ячейки. В зависимости от того, протекает ли тогда ток, считывают или логический "0", или логическую "1".

До сих пор известны два способа, которыми могут наноситься заряды на "плавающий затвор". В первом способе к управляющему затвору прикладывают высокое положительное напряжение порядка 12 В, в то время как к стоку и истоку образующего накопительную ячейку полевого МОП-транзистора прикладывают типично 7 В или соответственно 0 В, то есть обычные для МОП-схем рабочие напряжения. За счет этого через канал полевого МОП-транзистора течет сильный ток, из которого так называемые "горячие" электроны попадают на "плавающий затвор".

В другом способе к управляющему затвору прикладывают высокое отрицательное напряжение порядка -12 В, в то время как к стоку прикладывают напряжение порядка 5 В. За счет этого дырки туннелируют через окись затвора к "плавающему затвору" и заряжают его положительно, за счет чего пороговое напряжение образующего накопительную ячейку полевого МОП-транзистора уменьшается.

Этот способ хотя и имеет преимущество, что при зарядке "плавающего затвора" через канал не течет никакого тока потерь, однако создает проблему необходимости селективного включения высокого отрицательного напряжения к подлежащей выбору шине слов. Обычный n-канальный полевой МОП-транзистор здесь применяться не может, так как его n-легированные области стока или истока при приложении отрицательного напряжения образовывали бы квази-короткое замыкание с соединенной с корпусом p-легированной подложкой.

Поэтому является обычным располагать для этой цели n-канальные полевые МОП-транзисторы в p-легированной ванне, изолированной за счет глубокой n-легированной ванны. Здесь, однако, имеются дополнительные технологические затраты, специальное оборудование, как высокоэнергетические установки для ионной имплантации, и риск возможных зарядок изолированной ванны и связанный с этим стресс окиси затвора во время проведения процесса.

Другое решение известно из EP 0 456 623 A2. Там высокое отрицательное напряжение включают к шине слов энергонезависимого накопителя через p-канальные полевые МОП-транзисторы. Эти p-канальные полевые МОП-транзисторы хотя и могут изготавливаться по обычной технологии, однако требуют для включения отрицательного напряжения затвора. Оно создается за счет инвертирующих напряжение схем из высокого положительного напряжения. Во всяком случае эти инвертирующие напряжение схемы необходимы для каждой шины слов, что требует значительных схемно-технических затрат.

Из US-A-5 311 480 известен способ, при котором ко всем невыбранным шинам слов через изолирующий элемент прикладывают положительное напряжение и одновременно только селектированную шину слов за счет приданного ей в соответствие насоса заряда подтягивают до положительного потенциала. Это имеет, однако, следствием относительно высокое потребление энергии.

Задача настоящего изобретения состоит в том, чтобы указать способ селективного приложения отрицательного программирующего напряжения к шине слов энергонезависимого накопителя, в котором вышеназванные недостатки исключаются.

Эта задача решается способом согласно пункта 1 формулы изобретения.

В способе согласно изобретению отрицательное напряжение прикладывают одновременно ко всем шинам слов, например, через соответственно включенный в качестве диода p-канальный МОП-транзистор. То есть не требуется селективного включения высокого отрицательного напряжения. За счет этого достигается упрощение технологии и схемотехники в энергонезависимом накопителе, так как требуются только стандартные схемотехники. Требуется также только одна стандартная технология, так как не нужна никакая специальная изоляция подложки относительно отрицательных напряжений.

Селектирование отдельной шины слов происходит способом согласно изобретению путем компенсации отрицательных зарядов на всех неселектированных шинах слов. Это происходит путем приложения положительного напряжения к этим шинам слов, то есть напряжения, которое так или иначе уже имеется. Включение положительных напряжений не создает никаких проблем выше названного вида.

Изобретение поясняется ниже на примере выполнения с помощью фигур, на которых показано:

фиг. 1 схематическое представление энергонезависимого накопителя для осуществления способа согласно изобретению;

фиг. 2 временная диаграмма для наглядного представления способа согласно изобретению.

Схематически представленный на фиг. 1 энергонезависимый накопитель показывает накопительную матрицу упорядоченной структуры с накопительными ячейками ST, расположенными рядами и столбцами. Накопительные ячейки ST могут выбираться через шины слов WL1...WLi, WLi+1... и разрядные (битовые) шины... BLi-1, BLi, BLi+1..., чтобы иметь возможность программирования, стирания и считывания. Для программирования определенной накопительной ячейки STi к соответствующей шине слов WLi должно прикладываться высокое отрицательное программирующее напряжение и к соответствующей разрядной шине BLi обычное положительное напряжение питания порядка 5 В. Высокое отрицательное напряжение создается отрицательным насосом заряда NLP и через диоды D, которые образованы p-канальными МОП-транзисторами, прикладывается одновременно ко всем шинам слов WL1... WLi, WLi+1... Все шины слов WL1... WLi, WLi+1... через переключатели S могут соединяться с высоким положительным напряжением, например, порядка 18 В или с напряжением питания, например, порядка 5 В. Переключатели S являются управляемыми схемой SEL для выбора шины слов. Они могут, например, быть образованы КМОП-инверторами.

На фиг. 2 представлен временной ход способа согласно изобретению. В момент времени t0 включают отрицательный насос заряда NLP. Он создает к моменту времени t1 необходимое высокое напряжение порядка -12 В. Это напряжение одновременно прикладывается через диоды D ко всем шинам слов WL1... WLi, WLi+1. .. так, что они заряжаются до отрицательного значения напряжения. Это представлено на фиг. 2 для селектированной или соответственно выбранной шины слов WLi и для невыбранных шин слов WLj. К моменту времени t2 отрицательный насос заряда NLP снова отключают. К следующему вскоре после этого моменту времени t3 переключатели S всех невыбранных шин слов WLj закрываются так, что эти шины слов WLj соединены с положительным напряжением и находящиеся на них отрицательные заряды за счет этого компенсируются. Вследствие диодов D эти положительные заряды не имеют никакого влияния на выбранную шину слов WLi так, что она сохраняет свой отрицательный заряд. Время саморазряда таким образом отрицательно заряженной шины слов WLi может составлять многие секунды так, что в распоряжении имеется достаточно времени, чтобы приложить к выбранной разрядной шине или выбранным разрядным шинам BLi программирующие импульсы, чтобы программировать выбранную накопительную ячейку или выбранные накопительные ячейки STi. После того как к моменту времени t4 последний программирующий импульс был приложен к разрядной шине BLi, процесс программирования закончен и шины слов WLi и WLj приводятся в нейтральное состояние.

Класс G11C16/10 схемы программирования или ввода данных

Класс G11C8/00 Устройства для выборки адресов из цифрового запоминающего устройства

схема двойного питания в схеме памяти -  патент 2480850 (27.04.2013)
система и способ для маломощной логики числовой шины в памяти -  патент 2424586 (20.07.2011)
способ уменьшения влияния мешающих напряжений в устройстве хранения данных, использующем пассивную матричную адресацию -  патент 2320032 (20.03.2008)
устройство считывания заряда (варианты) и запоминающее устройство с матричной адресацией, снабженное таким устройством -  патент 2311695 (27.11.2007)
дешифратор -  патент 2307405 (27.09.2007)
способ и устройство записи и воспроизведения информационных даннных (варианты) -  патент 2189643 (20.09.2002)
полупроводниковое запоминающее устройство -  патент 2182376 (10.05.2002)
организация памяти компьютера -  патент 2182375 (10.05.2002)
система доступа к информации -  патент 2174928 (20.10.2001)
полупроводниковое запоминающее устройство -  патент 2128371 (27.03.1999)
Наверх