схема ускоренного переноса (варианты)

Формула изобретения

1. Схема ускоренного переноса, содержащая с первого по n-й формирователи сигналов возникновения переноса и с первого по n-1-й формирователи сигналов распространения переноса и выходной элемент nИ - (n - 1)И - ... 2И - nИЛИ, у которого первые входы в группах объединений nИ, (n - 1)И, ... 2И и внешний вход функции nИЛИ подключены соответственно к выходам с первого по n-й формирователей сигналов возникновения переноса, остальные входы в группах объединения iИ, где i = 2, ... n, соединены с выходами с первого по i-1-й формирователей сигналов распространения переноса, n-й формирователь сигнала возникновения переноса выполнен на элементе 2И, входы которого подключены ко входам пары старших разрядов суммируемых чисел, отличающаяся тем, что с первого по n-1-й формирователи сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C + D) + CD + EF, входы A, B, C, D, E, F которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная с младшего, с первого по n-2-й формирователи сигналов распространения переноса представляют собой элементы 2ИЛИ - 2ИЛИ - 2ИЛИ - 3И, а n-1-й формирователь сигнала распространения переноса выполнен на элементе 2ИЛИ - 2ИЛИ - 2И, входы каждой пары объединений по ИЛИ формирователей сигналов распространения переноса подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная со следующего за двумя младшими.

2. Схема ускоренного переноса, содержащая с первого по n-й формирователи сигналов возникновения переноса и с первого по n-1-й формирователи сигналов распространения переноса и выходной элемент nИ - (n - 1)И - ... 2И - nИЛИ, у которого первые входы в группах объединений nИ, (n - 1)И, ... 2И и внешний вход функции nИЛИ подключены соответственно к выходам с первого по n-й формирователей сигналов возникновения переноса, остальные входы в группах объединения iИ, где i = 2, ... n, соединены с выходами с первого по i-1-й формирователей сигналов распространения переноса, отличающаяся тем, что с первого по n-1-й формирователи сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C + D) + CD + EF, входы A, B, C, D, E, F которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная с младшего, с первого по n-1-й формирователи сигналов распространения переноса выполнены на элементах 2ИЛИ - 2ИЛИ - 2ИЛИ - 3И, входы каждой пары объединений по ИЛИ которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная со следующего за двумя младшими, n-й формирователь сигнала возникновения переноса представляет собой элемент, выполняющий функцию вида AB(C + D) + CD, его входы A, B, C и D подключены ко входам двух пар старших размеров суммируемых чисел в порядке возрастания их номеров.

3. Схема ускоренного переноса, содержащая с первого по n-й формирователи сигналов возникновения переноса и с первого по n-1-й формирователи сигналов распространения переноса и выходной элемент nИ - (n - 1)И - ... 2И - nИЛИ, у которого первые входы в группах объединений nИ, (n - 1)И, ... 2И и внешний вход функции nИЛИ подключены соответственно к выходам с первого по n-й формирователей сигналов возникновения переноса, остальные входы в группах объединения iИ, где i = 2, ... n, соединены с выходами с первого по i-1-й формирователей сигналов распространения переноса, отличающаяся тем, что с первого по n-й формирователи сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C + D) + CD + EF, входы A, B, C, D, E, F которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная с младшего, с первого по n-1-й формирователи сигналов распространения переноса выполнены на элементах 2ИЛИ - 2ИЛИ - 2ИЛИ - 3И, входы каждой пары объединений по ИЛИ которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная со следующего за двумя младшими, устройство содержит n-й формирователь сигнала распространения переноса на элементе 2ИЛИ, входы которого соединены со входами пары старших разрядов суммируемых чисел, у выходного элемента добавлен вход, объединенный операцией 2И с выходом функции nИЛИ, этот вход подключен к выходу n-го формирователя сигнала распространения переноса.

Описание изобретения к патенту

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении.

Известны схемы переноса сумматоров двух слагаемых, в которых сигнал переноса каждого разряда формируется с использованием сигнала переноса предыдущего разряда, см., например, Киносита К., Асада К., Карацу О. Логическое проектирование СБИС: Пер. с япон. - М.: Мир, 1988, с. 67, рис. 2.26 [1]. С увеличением числа разрядов в таких схемах пропорционально удлиняется цепочка переноса и поэтому растет наихудшее значение временной задержки, что является недостатком.

Уменьшить задержку сигналов переноса в старшие разряды позволяет пирамидальная схема ускоренного переноса (см. Киносита К., Асада К, Карацу О. Логическое проектирование СБИС: Пер. с япон., - М.: Мир, 1988, с. 69, рис. 2.27 и 2.28 [2]. В этой схеме сигнал переноса в каждый разряд формируется непосредственно из сигналов предыдущих разрядов суммируемых чисел по древовидному алгоритму, позволяющему укоротить цепочки переноса. Данное устройство по технической сущности наиболее близко к изобретению.

Наиболее близкий аналог содержит элементы 2И 1-3, формирующие сигналы возникновения переноса, в количестве, равном числу суммируемых разрядов n, из которых осуществляется перенос, элементы 2ИЛИ 4, 5, формирующие сигналы распространения переноса, в количестве n-1 и выходной элемент nИ-(n-1)И-... 2И-nИЛИ 6. Входы элементов 2И подключены ко входам пар разрядов суммируемых чисел начиная с младших в соответствии с номерами элементов. Входы элементов 2ИЛИ подключены ко входам пар разрядов суммируемых чисел начиная со следующих за младшими в соответствии с номерами элементов. У элемента nИ-(n-1)И-... 2И-nИЛИ 6 первые входы в группах объединений nИ, (n-1)И... 2И и внешний вход функции nИЛИ подключены соответственно к выходам с первого по n-й элементов 2И, остальные входы в группах объединения iИ, где i = 2,...n, соединены с выходами с первого по i-1-й элементов 2ИЛИ. Выход элемента nИ-(n-1)И-... 2И-nИЛИ 6 является выходом сигнала переноса C_n из n разрядов суммируемых чисел.

Устройство - аналог работает следующим образом.

Известное из литературы логическое выражение для сигнала переноса C_n в n-й разряд суммы двух чисел, разряды которых обозначены как A₀, A₁,...A_n-1 и B₀, B₁,...B_n-1, выглядит следующим образом:

C_n = P_n-1...P₁G₀ + P_n-1...P₂G₁ + ... P_n-1G_n-2 + G_n-1,(*)

где G_j = A_jB_j (j = O...n-1) указывает на условия возникновения переноса в j-м разряде, а P_k = A_k + B_k (k = 1,...n-1) - на условия распространения переноса из разрядов младше k-го в следующие за k-м.

Перенос из какого-либо разряда суммы двух чисел в следующий возникает при одновременном наличии единиц в соответствующих разрядах обоих слагаемых. Эти ситуации позволяют выявить элементы 1-3 2И, на входы которых поступают разряды складываемых чисел.

В i-й разряд суммы возникающие переносы передаются, если в парах предыдущих разрядов слагаемых вплоть до i-1-го присутствует хотя бы по одной единице, условия распространения переносов проверяют при помощи элементов 2ИЛИ 4, 5.

Выходной элемент nИ-(n-1)И-...2И nИЛИ 6 формирует сигнал переноса C_n в соответствии с выражением (*).

Недостатком устройства-аналога является ограниченность его разрядности - n количеством входов в группах объединений И и ИЛИ выходного элемента 6, определяющего быстродействие устройства.

Задачей настоящего изобретения является достижение технического результата, заключающегося в повышении разрядности схемы ускоренного переноса без увеличения количества каскадов в критическом тракте распространения сигнала переноса, снижающего быстродействие устройства.

Поставленная задача решается тем, что в схеме ускоренного переноса, содержащей с первого по n-й формирователи сигналов возникновения переноса и с первого по n-1-й формирователи сигналов распространения переноса и выходной элемент nИ-(n-1)И-...2И-nИЛИ, у которого первые входы в группах объединений nИ, (n-1)И, . .. 2И и внешний вход функции nИЛИ подключены соответственно к выходам с первого по n-й формирователей сигналов возникновения переноса, остальные входы в группах объединения iИ, где i = 2,...n, соединены с выходами с первого по i-1-й формирователей сигналов распространения переноса, n-й формирователь сигнала возникновения переноса выполнен на элементе 2И, входы которого подключены ко входам пары старших разрядов суммируемых чисел, с первого по n-1-й формирователи сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C+D) + CD + EF, входы A, B, C, D, E, F которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная с младшего, с первого по n-2-й формирователи сигналов распространения переноса представляют собой элементы 2ИЛИ-2ИЛИ-2ИЛИ-3И, а n-1-й формирователь сигнала распространения переноса выполнен на элементе 2ИЛИ-2ИЛИ-2И, входы каждой пары объединений по ИЛИ формирователей сигналов переноса подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная со следующего за двумя младшими.

Данное выполнение устройства применимо в случаях формирования переноса из разрядов суммируемых чисел, количество которых удовлетворяет выражению n= 3r +1, где r - натуральное число.

В случаях разрядности, соответствующей выражению n + 3r+2, в схеме ускоренного переноса, содержащей с первого по n-й формирователи сигналов возникновения переноса и с первого по n-1-й формирователи сигналов распространения переноса и выходной элемент nИ-(n-1)И-...2И-nИЛИ, у которого первые входы в группах объединений nИ, (n-1)И,... 2И и внешний вход функции nИЛИ подключены соответственно к выходам с первого по n-й формирователей сигналов возникновения переноса, остальные входы в группах объединения iИ, где i = 2, . ..n, соединены с выходами с первого по i-1-й формирователей сигналов распространения переноса, с первого по n-й-й формирователи сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C+D)+CD+EF, входы A, B, C, D, E, F которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная с младшего, с первого по n-1-й формирователи сигналов распространения переноса выполнены на элементах 2ИЛИ-2ИЛИ-2ИЛИ-3И, входы каждой пары объединений по ИЛИ которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная со следующего за двумя младшими, n-й формирователь сигнала возникновения переноса представляет собой элемент, выполняющий функцию вида AB(C+D) + CD, его входы A, B, C и D подключены ко входам двух пар старших разрядов суммируемых чисел в порядке возрастания их номеров.

Для получения сигналов переноса при количестве разряда суммируемых чисел, кратном трем (n=3r) в схеме ускоренного переноса, содержащей с первого по n-й формирователи сигналов возникновения переноса и с первого по n-1-й формирователи сигналов распространения переноса и выходной элемент nИ-(n-1)И-...2И-nИЛИ, у которого первые входы в группах объединений nИ, (n-1)И,... 2И и внешний вход функций nИЛИ подключены соответственно к выходам с первого по n-2 формирователей сигналов возникновения переноса, остальные входы в группах объединения iИ, где i=2,...n, соединены с выходами с первого по i-1-й формирователей сигналов распространения переноса, с первого по n-й формирователи сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C+D)+CD + EF, входы A, B, C, D, E, F которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная с младшего, с первого по n-1-й формирователи сигналов распространения переноса выполнены на элементах 2ИЛИ-2ИЛИ-2ИЛИ-3И, входы каждой пары объединений по ИЛИ которых подключены ко входам пар разрядов суммируемых чисел в соответствии с возрастанием номеров начиная со следующего за двумя младшими, в устройство дополнительно введен n-й формирователь сигнала распространения переноса на элементе 2ИЛИ, входы которого соединены со входами пары старших разрядов суммируемых чисел, у выходного элемента добавлен вход, объединенный операцией 2И с выходом функции nИЛИ, этот вход подключен к выходу n-го формирователя сигнала распространения переноса.

Таким образом, отличительными признаками изобретения является выполнение формирователей сигналов возникновения переноса и формирователей сигналов распространения переноса, а также выполнение и связи выходного элемента.

Указанное выполнение схемы ускоренного переноса позволяет повысить разрядность без увеличения количества логических каскадов в критическом тракте распространения сигнала переноса, избежав тем самым ухудшения быстродействия.

Проведенные патентные исследования подтвердили новизну изобретения, а также показали, что в литературе отсутствуют данные, указывающие на влияние отличий патентуемого изобретения на достижение технического результата. Поэтому следует считать, что патентуемое изобретение соответствует критериям новизны и изобретательского уровня.

Изобретение поясняется чертежами, на которых изображены функциональные электрические схемы трехразрядного аналога изобретения с элементом 3И-2И-3ИЛИ на выходе - фиг. 1 и варианты патентуемой схемы ускоренного переноса с аналогичными выходными элементами разрядностью семь - фиг. 2, восемь - фиг. 3 и девять - фиг. 4.

Схема ускоренного переноса из семи разрядов содержит с первого по третий формирователи 1 - 3 сигналов возникновения переноса, первый и второй формирователи 4 и 5 сигналов распространения переноса и выходной элемент 3И-2И-3ИЛИ 6, у которого первые входы в группах объединений 3И, 2И и внешний вход функции 3ИЛИ подключены соответственно к выходам с первого по третий формирователей 1 - 3 сигналов возникновения переноса, второй вход в группе объединения 3И соединен с выходом первого формирователя 4 сигнала распространения переноса, а третий вход в группе объединения 3И и второй вход в группе объединения 2И подключены к выходу второго формирователя 5 сигнала распространения переноса, выход элемента 6 является выходом сигнала переноса C₇. Первый и второй формирователи 1 и 2 сигналов возникновения переноса представляют собой элементы, выполняющие функцию вида AB(C+D)+CD+EF. Входы A, B, C, D, E, F первого и второго формирователей 1 и 2 сигналов возникновения переноса подключены ко входам разрядов суммируемых чисел A₀, B₀, A₁, B₁, A₂, B₂ и A₃, B₃, A₄, B₄, A₅, B₅ соответственно. Третий формирователь 3 сигнала возникновения переноса выполнен на элементе 2И, входы которого подключены ко входом разярядов A₆ и B₆ суммируемых чисел. Первый формирователь 4 сигнала распространения переноса представляет собой элемент 2ИЛИ-2ИЛИ-2ИЛИ-3И, входы каждой пары объединений по ИЛИ которого подключены ко входам пар разрядов A₂ и B₂, A₃ и B₃, A₄ и B₄, а второй формирователь 5 сигнала распространения переноса выполнен на элементе 2ИЛИ-2ИЛИ-2И, у которого входы каждой пары объединений по ИЛИ подключены ко входам пар разрядов A₅ и B₅, A₆ и B₆.

Работу устройства описывает логическое выражение



Его можно представить в виде логической суммы трех выражений

[A₀B₀(A₁ + B₂) + A₁B₁ + A₂B₂] (A₂ + B₂)(A₃ + B₃)(A₄ + B₄)(A₅ + B₅)(A₆ + B₆), (2)

[A₃B₃(A₄ + B₄) + A₄B₄ + A₅B₅](A₅ + B₅)(A₆ + B₆), (3)

A₆B₆, (4)

первое из которых (2) формирует элемент 6, посредством конъюнкции трех сигналов с выходов формирователей 1, 4 и 5, выражаемых формулами A₀b₀(A₁ + B₁) + A₁B₁ + A₂B₂, (A₂ + B₂)(A₃ + B₃)(A₄ + B₄) и (A₅ + B₅(A₆ + B₆), второе выражение (3) - логическим умножением двух сигналов с выходов формирователей 2 и 5, соответствующих выражениям A₃B₃(A₄ + B₄) +A₄B₄ + A₅B₅ и (A₅ + B₅)(A₆ + B₆), а выражение (4) соответствует сигналу на выходе формирователя 3. Логическое сложение выражений (2), (3) и (4) выполняет элемент 6.

Схема ускоренного переноса из восьми разрядов отличается от семиразрядной выполнением второго формирователя 5 сигнала распространения переноса, его функция расширена до вида 2ИЛИ-2ИЛИ-2ИЛИ-3И и пара входов дополнительного объединения по ИЛИ подключена ко входам разрядов A₇ и B₇ суммируемых чисел, а также выполнением третьего формирователя 3 сигнала возникновения переноса, представляющего собой элемент типа AB(C+D)+CD, входы A, B, C и D которого соответственно подключены ко входам A₆, B₆, A₇ и B₇.

Описывающее работу восьмиразрядного устройства выражение



может быть преобразовано к виду

C₈ = [A₀B₀(A₁ + B₁) + A₁B₁ + A₂B₂] (A₂ + B₂)(A₃ + B₃)(A₄ + B₄)(A₅ + B₅)(A₆ + B₆)(A₇ + B₇) + [A₃B₃(A₄ + B₄) + A₄B₄ + A₅B₅](A₅ + B₅)(A₆ + B₆)(A₇ + B₇) + A₆B₆(A₇ + B₇) + A₇B₇, (6)

Выходной элемент 6 формирует выражение (6) логическим умножением трех выходных сигналов формирователей 1, 4 и 5, отвечающих формулам A₀B₀(A₁ + B₁) + A₁B₁ + A₂B₂, (A₂ + B₂)(A₃ + B₃)(A₄ + B₄) и (A₅ + B₅)(A₆ + B₆)(A₇ + B₇), двух сигналов с выходов формирователей 2 и 5, описываемых выражениями A₃B₃(A₄+B₄) + A₄B₄ + A₅B₅ + (A₅ + B₅)(A₆ + B₆)(A₇ + A₇), и логическим сложением результатов с выходным сигналом формирователя 3 - A₆B₆(A₇ + B₇) + A₇B₇.

В схеме переноса из девяти разрядов, по сравнению с восьмиразрядной схемой, дополнительно содержится третий формирователь 7 сигнала распространения переноса, логическая функция третьего формирователя 3 сигнала возникновения переноса расширена до вида AB(C+D)+ CD + EF и дополнительные входы E и F вместе со входами третьего формирователя 7 сигнала распространения переноса подключены ко входам разрядов A₈ и B₈ суммируемых чисел, выходной элемент 6 выполняет функцию 3И-2И-3ИЛИ-2И, внешний вход завершающей функции 2И которого подключен к выходу третьего формирователя 7 сигнала распространения переноса.

Формулу, описывающую работу схемы переноса из девяти разрядов



можно представить в виде

C₈ = [A₀B₀(A₁ + B₁) + A₁B₁ + A₂B₂] (A₂ + B₂)(A₃ + B₃)(A₄ + B₄) (A₅ + B₅)(A₆ + B₆)(A₇ + B₇)(A₈ + B₈) + [A₃B₃(A₄ + B₄) + A₄B₄ + A₅B₅] (A₅ + B₅)(A₆ + B₆)(A₇ + B₇)(A₈ + B₈) + [A₆B₆(A₇ + B₇) + A₇B₇ + A₈B₈](A₈ + B₈) (8)

Функцию (8) формирует выходной элемент 6, выполняя конъюкцию трех выходных сигналов формирователей 1, 4 и 5, соответствующих формулам A₀B₀(A₁ + B₁) + A₁B₁ + A₂B₂, (A₂ + B₂)(A₃ + B₃)(A₄ + B₄) и (A₅ + B₅)(A₆ + B₆)(A₇ + B₇), конъюнкцию двух сигналов с выхода формирователей 2 и 5, описываемых выражениями A₃B₃(A₄ + B₄) + A₄B₄ + A₅B₅ и (A₅ + B₅)(A₆ + B₆(A₇ + B₇), а затем дизъюнкцию результатов логических умножений с выходным сигналом формирователя 3 - A₆B₆(A₇ + B₇) + A₇B₇ + A₈B₈ и конъюнкцию результата дизъюнкции с выходным сигналом формирователя 7 - A₈ + B₈.

Таким образом, данное техническое решение обеспечивает повышение разрядности схемы ускоренного переноса без увеличения количества каскадов в критическом тракте благодаря формированию сигналов возникновения и распространения переноса соответствующими элементами устройства по состояниям сразу трех пар разрядов суммируемых чисел.