синхронный детектор с подавлением помех

Классы МПК:H03D3/00 Демодуляция частотно- и фазо-модулированных колебаний
Автор(ы):, ,
Патентообладатель(и):Самсунг Электроникс Ко., Лтд. (KR)
Приоритеты:
подача заявки:
1995-11-27
публикация патента:

Изобретение относится к радиосвязи и может найти применение в приемных устройствах фазовой телеграфии, в системах фазовой автоподстройки частоты, а также для приема сигналов однополосной модуляции, амплитудной модуляции с частично или полностью подавленной несущей частотой. Синхронный детектор содержит последовательно соединенные фильтр промежуточных частот (ФПЧ), первый перемножитель, первый фильтр лишних частот ФНЧ, первый вычитатель, выход которого является выходом устройства. Выход ФНЧ соединен также со входами второго и третьего перемножителей. Выходы перемножителей через соответствующие ФНЧ соединены со входами второго вычитателя, выход которого через фазовращатель на 90o соединен со вторым входом первого вычитателя. Выход формирователя опорного сигнала соединен со вторым входом первого перемножителя, через фазовращатель на +синхронный детектор с подавлением помех, патент № 2127018 - со вторым входом второго перемножителя и через фазовращатель на -синхронный детектор с подавлением помех, патент № 2127018 - со вторым входом перемножителя. Технический результат заключается в повышении помехоустойчивости к узкополосным помехам. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

Синхронный детектор с подавлением помех, содержащий последовательно соединенные фильтр промежуточных частот, вход которого является входом устройства, первый перемножитель, второй вход которого соединен с формирователем опорного сигнала, и первый фильтр нижних частот, отличающийся тем, что введены первый вычитатель, вход которого соединен с выходом первого фильтра нижних частот, а выход является выходом устройства, последовательно соединенные второй перемножитель, второй фильтр нижних частот, второй вычитатель, последовательно соединенные третий перемножитель и третий фильтр нижних частот, выход которого соединен со вторым входом второго вычитателя, выход второго вычитателя через фазовращатель на 90o соединен со вторым входом первого вычитателя, первые входы второго и третьего перемножителей соединены с выходом фильтра промежуточных частот, второй вход второго перемножителя соединен с выходом формирователя опорного сигнала через фазовращатель на +синхронный детектор с подавлением помех, патент № 2127018, а второй вход третьего перемножителя соединен с выходом формирователя опорного сигнала через фазовращатель на -синхронный детектор с подавлением помех, патент № 2127018.

Описание изобретения к патенту

Изобретение относится к области радиосвязи и может найти применение в приемных устройствах фазовой телеграфии, в системах фазовой автоподстройки частоты, а также для приема сигналов однополосной модуляции, амплитудной модуляции с частично или полностью подавленной несущей частотой.

Известен синхронный детектор, содержащий последовательно соединенные фильтр промежуточной частоты, перемножитель, на второй вход которого подается опорный сигнал, а также фильтр нижних частот, который описан в монографии Немировского М.С. "Помехоустойчивость радиосвязи", Москва, Энергия, 1966 г., стр. 65.

Известен также балансный синхронный детектор, описанный также в монографии Немировского М.С. на стр. 66, содержащий синхронный и квадратурный каналы, и в котором обеспечивается равенство нулю выходного тока.

Недостатком этих устройств является их низкая помехоустойчивость.

Наиболее близким к предлагаемому по технической сущности является синхронный детектор, описанный в монографии М.С. Немировского "Помехоустойчивость радиосвязи", М. , Энергия, 1966 г., стр. 65, рис. 4.1, структурная схема которого представлена на фиг. 1, где обозначено: 1 - фильтр промежуточных частот (ФПЧ), 2 - перемножитель, 3 - фильтр нижних частот (ФНЧ), 4 - формирователь опорного сигнала.

Устройство содержит последовательно соединенные ФПЧ 1, перемножитель 2, второй вход которого соединен с выходом формирователя опорного сигнала 4, фильтр нижних частот 3,

Такое устройство имеет низкую помехоустойчивость к узкополосным помехам.

Для устранения этого недостатка в устройство, содержащее последовательно соединенные ФПЧ, первый перемножитель, второй вход которого соединен с выходом формирователя опорного сигнала, первый ФНЧ, введены второй и третий перемножители, входы которых объединены и соединены с выходом ФПЧ, второй и третий ФНЧ, входы которых соответственно соединены со вторым и третьим перемножителями, выходы второго и третьего ФНЧ соединены со входами второго вычитателя, выход которого через фазовращатель на 90o соединен со входом первого вычитателя, второй вход которого соединен с выходом первого ФНЧ, выход первого вычитателя является выходом устройства, кроме того, выход формирователя опорного сигнала соединен через фазовращатель на +синхронный детектор с подавлением помех, патент № 2127018 вторым входом второго перемножителя, а через фазовращатель на -синхронный детектор с подавлением помех, патент № 2127018 со вторым входом третьего перемножителя.

Структурная схема предлагаемого устройства представлена на фиг. 2, где обозначено: 1 - фильтр промежуточных частот, 2, 5, 6 - первый, второй, третий перемножители, 7 - фазовращатель, обеспечивающий поворот фазы на +синхронный детектор с подавлением помех, патент № 2127018, 8 - фазовращатель, обеспечивающий поворот фазы на -синхронный детектор с подавлением помех, патент № 2127018, 9, 11 - вычитатели, 10 - фазовращатель на 90o, 3, 12, 13 - фильтры нижних частот.

Устройство содержит ФПЧ 1, выход которого соединен со входами первого 2, второго 5 и третьего 6 перемножителей. Выход первого перемножителя 2 через первый ФНЧ 3 соединен со входом первого вычитателя 11. Выход второго перемножителя 5 через второй ФНЧ 12 соединен с первым входом второго вычитателя 9, со вторым входом которого через третий ФНЧ 13 соединен с выходом третьего перемножителя 6. Выход второго вычитателя 9 через фазовращатель на 90o соединен со вторым входом первого вычитателя 11, выход которого является выходом устройства. Вторые входы перемножителей соединены с выходом формирователя опорного сигнала 4, причем первый перемножитель 2 соединен непосредственно, второй перемножитель 5 через фазовращатель +синхронный детектор с подавлением помех, патент № 2127018 7, третий перемножитель 6 через фазовращатель на -синхронный детектор с подавлением помех, патент № 2127018 8.

Работает устройство следующим образом.

Входная смесь, содержащая полезный сигнал вида Ucsin(синхронный детектор с подавлением помех, патент № 2127018ct+ синхронный детектор с подавлением помех, патент № 2127018c) и узкополосная помеха вида Uпsin(синхронный детектор с подавлением помех, патент № 2127018пt+ синхронный детектор с подавлением помех, патент № 2127018п) через фильтр промежуточных частот 1 поступает одновременно на три ветви, каждая из которых содержит перемножитель и ФНЧ. Опорный сигнал, формируемый в блоке 4, подается на первый перемножитель 5, на второй перемножитель 6 через фазовращатель 7, а на третий перемножитель 6 через фазовращатель 8. Причем фазовращатель 7 поворачивает фазу на +синхронный детектор с подавлением помех, патент № 2127018, а фазовращатель 8 на -синхронный детектор с подавлением помех, патент № 2127018. Напряжение с выходов ФНЧ 12 и 13 поступает на вычитатель 9, на выходе которого формируется оценка помехи, которая через фазовращатель 10, осуществляющий поворот фазы на 90o подается на вычитатель 11, где она компенсирует помеху в основном канале. Равенство амплитуд помехи и ее оценки достигается за счет выбора коэффициентов передачи перемножителей 2, 5, 6, а величина синхронный детектор с подавлением помех, патент № 2127018 выбирается из условия 0 < синхронный детектор с подавлением помех, патент № 2127018 < 90o с точки зрения простоты аппаратурной реализации фазовращателей.

Докажем достижение поставленной цели.

Пусть на вход устройства-прототипа действует полезный сигнал вида

Uc(t) = Ucsin(синхронный детектор с подавлением помех, патент № 2127018ct+ синхронный детектор с подавлением помех, патент № 2127018c) (1)

и узкополосная помеха вида

Uп(t) = Uпsin(синхронный детектор с подавлением помех, патент № 2127018пt+ синхронный детектор с подавлением помех, патент № 2127018п). (2)

Опорный сигнал запишем в виде

Uo(t) = Uosin(синхронный детектор с подавлением помех, патент № 2127018ot+ синхронный детектор с подавлением помех, патент № 2127018o). (3)

Тогда на выходе ФНЧ 3 можно записать

синхронный детектор с подавлением помех, патент № 2127018

при синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018o, синхронный детектор с подавлением помех, патент № 2127018п синхронный детектор с подавлением помех, патент № 2127018 синхронный детектор с подавлением помех, патент № 2127018c, синхронный детектор с подавлением помех, патент № 2127018п-синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018синхронный детектор с подавлением помех, патент № 2127018 синхронный детектор с подавлением помех, патент № 2127018 синхронный детектор с подавлением помех, патент № 2127018синхронный детектор с подавлением помех, патент № 2127018фнч. (4)

В результате получаем

синхронный детектор с подавлением помех, патент № 2127018

Таким образом, при синхронный детектор с подавлением помех, патент № 2127018п-синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018п-синхронный детектор с подавлением помех, патент № 2127018o синхронный детектор с подавлением помех, патент № 2127018 синхронный детектор с подавлением помех, патент № 2127018синхронный детектор с подавлением помех, патент № 2127018фнч помеха попадает в полосу ФНЧ и вместе с сигналом проходит на выход устройства.

Для заявляемого устройства на выходе ФНЧ 3 имеем выражение аналогичное (5).

На выходе ФНЧ 12 при выполнении условия (4) имеем

синхронный детектор с подавлением помех, патент № 2127018

Аналогично на выходе ФНЧ 13 имеем

синхронный детектор с подавлением помех, патент № 2127018

На выходе вычитателя 9 получаем разность (6) и (7)

синхронный детектор с подавлением помех, патент № 2127018

При синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018o, синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018o

U9(t) = UпUosin[(синхронный детектор с подавлением помех, патент № 2127018п-синхронный детектор с подавлением помех, патент № 2127018o)t+ синхронный детектор с подавлением помех, патент № 2127018п-синхронный детектор с подавлением помех, патент № 2127018c]sinсинхронный детектор с подавлением помех, патент № 2127018. (8)

Анализ выражения (8) показывает, что оно представляет собой оценку помеховой составляющей, которая отличается от помеховой составляющей в основном канале, определяемой выражением (5), постоянным амплитудным множителем 2sinсинхронный детектор с подавлением помех, патент № 2127018 и поворотом по фазе на 90o. Из (8) видно, что синхронный детектор с подавлением помех, патент № 2127018 необходимо выбирать с учетом соотношения

0 < синхронный детектор с подавлением помех, патент № 2127018 < 90o. (9)

При этом для обеспечения равенства амплитуд помеховой составляющей в основном и дополнительных каналах целесообразно положить синхронный детектор с подавлением помех, патент № 2127018 = 30o. Однако использование синхронный детектор с подавлением помех, патент № 2127018 = 30o не является обязательным, т.к. равенство амплитуд помеховых составляющих на входах вычитателя 11 может быть достигнуто за счет выбора коэффициентов усиления перемножителей 2, 5, 6.

За счет поворота по фазе U9(t) на 90o при синхронный детектор с подавлением помех, патент № 2127018 = 30o, синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018o получаем

синхронный детектор с подавлением помех, патент № 2127018

После вычитания из U3(t) напряжения U9(t) на выходе вычитателя 11 при синхронный детектор с подавлением помех, патент № 2127018c = синхронный детектор с подавлением помех, патент № 2127018o для заявляемого устройства синхронный детектор с подавлением помех, патент № 2127018 т.е. помеховая составляющая отсутствует.

В то же время прототип содержит один прямой канал и напряжение на его выходе определяется выражением (5), содержащем помеховую составляющую.

Таким образом, предлагаемое устройство обладает большей помехоустойчивостью по сравнению с прототипом.

Класс H03D3/00 Демодуляция частотно- и фазо-модулированных колебаний

обнаружитель фазоманипулированных сигналов -  патент 2527761 (10.09.2014)
способ демодуляции сигналов с минимальной частотной манипуляцией и устройство для его осуществления -  патент 2522854 (20.07.2014)
цифровой демодулятор сигналов с частотной модуляцией -  патент 2522039 (10.07.2014)
система демодуляции сигнала -  патент 2520357 (20.06.2014)
цифровой демодулятор сигналов с относительной фазовой манипуляцией -  патент 2505922 (27.01.2014)
способ демодуляции фазомодулированных и частотно-модулированных сигналов и устройство его реализации -  патент 2504894 (20.01.2014)
способ генерации и частотной модуляции высокочастотных сигналов и устройство его реализации -  патент 2500066 (27.11.2013)
способ обнаружения модуляции начальной фазы импульсов периодической последовательности -  патент 2494558 (27.09.2013)
способ демодуляции и фильтрации фазомодулированных сигналов и устройство его реализации -  патент 2488950 (27.07.2013)
способ демодуляции и фильтрации фазомодулированных сигналов и устройство его реализации -  патент 2488949 (27.07.2013)
Наверх