способ изготовления накопительного конденсатора элемента памяти интегральных схем

Классы МПК:H01L21/70 изготовление и обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее, или их особых частей; изготовление приборов на интегральных схемах или их особых частей
Автор(ы):, , , ,
Патентообладатель(и):Конструкторско-технологическое бюро "Белмикросистемы" Научно-производственного объединения "Интеграл" (BY)
Приоритеты:
подача заявки:
1990-10-15
публикация патента:

Изобретение относится к технологии изготовления накопительных конденсаторов в элементах памяти интегральных схем. Его использование позволяет повысить выход годных интегральных схем и их качество за счет снижения дефектности. Способ включает нанесение на поверхность полупроводниковой пластины с диэлектрическим слоем и с контактным окном первого проводящего слоя, формирование в нем части первой обкладки конденсатора, осаждение разделительного изолирующего слоя, нанесение фоторезистивной маски с рисунком контактного окна, вскрытие контактного окна, удаление фоторезистивной маски, нанесение второго проводящего слоя, контактирующего с первым через контактное окно, формирование в нем другой части первой обкладки конденсатора, селективное удаление разделительного изолирующего слоя, формирование конденсаторного диэлектрика, нанесение третьего проводящего слоя, создание в нем второй обкладки конденсатора. Технический результат достигается благодаря тому, что разделительный изолирующий слой осаждают после нанесения первого проводящего слоя, наносят второй проводящий слой и дополнительный разделительный изолирующий слой, наносят фоторезистивную маску и вскрывают самосовмещенное окно для соединения проводящих слоев и одновременно формируют части первой обкладки конденсатора в нижележащих проводящих слоях, удаляют фоторезистивную маску, наносят соединительный проводящий слой, фотолитографией формируют рисунок дополнительной поверхности первой обкладки, селективно удаляют разделительные изолирующие слои, а конденсаторный диэлектрик формируют на обнажившейся поверхности и дополнительном проводящем слое. 1 з.п.ф-лы, 5 ил., 1 табл.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6

Формула изобретения

1. Способ изготовления накопительного конденсатора элемента памяти интегральных схем, включающий нанесение на поверхность полупроводниковой пластины со сформированным диэлектрическим слоем с контактным окном к полупроводниковой пластине первого проводящего слоя, формирование в нем части первой обкладки конденсатора, осаждение разделительного изолирующего слоя, нанесение фоторезистивной маски с рисунком контактного окна, вскрытие контактного окна для соединения между проводящими слоями, удаление фоторезистивной маски, нанесение второго проводящего слоя, контактирующего с первым через контактное окно, формирование в нем другой части первой обкладки конденсатора, селективное удаление разделительного изолирующего слоя, формирование конденсаторного диэлектрика, нанесение третьего проводящего слоя, создание в нем второй обкладки конденсатора, отличающийся тем, что после нанесения первого проводящего слоя осаждают разделительный изолирующий слой, наносят второй проводящий слой и дополнительный разделительный изолирующий слой, наносят фоторезистивную маску с рисунком контактного окна для соединения проводящих слоев и рисунков частей первой обкладки конденсатора, вскрывают самосовмещенное контактное окно для соединения проводящих слоев и одновременно формируют части первой обкладки конденсатора в нижележащих проводящих слоях, удаляют фоторезистивную маску, наносят дополнительный проводящий слой, соединяющий между собой в контактном окне нижележащие проводящие слои, а также образующий дополнительную поверхность первой обкладки, фотолитографией формируют рисунок этой дополнительной поверхности первой обкладки, затем селективно удаляют разделительные изолирующие слои, а конденсаторный диэлектрик формируют на обнажившейся после удаления изолирующих слоев поверхности и поверхности дополнительного проводящего слоя.

2. Способ по п.1, отличающийся тем, что после нанесения дополнительного разделительного изолирующего слоя последовательно наносят одну или несколько пар из проводящего и изолирующего слоев.

Описание изобретения к патенту

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем памяти высокой степени интеграции.

Качество интегральных схем зависит от целого ряда факторов, таких как собственные дефекты кристаллов, снижающие выход годных или приводящих к ранним отказам, а также случайных сбоев, обусловленных некоторыми видами излучений (ТИИЭР. М.: Мир, Т. 71, N 5, 1983, с. 3-11).

С точки зрения обеспечения качества и высокого выхода годных все более важным становится учет влияния точечных дефектов, возникающих в процессе изготовления ИС, преимущественно при проведении литографических операций.

Увеличение удельной емкости желательно осуществлять без увеличения площади в плане, ибо в противном случае увеличивается и паразитная емкость Cр, что увеличивает паразитное отношение способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870 , характеризующее эффективность конструкции. В связи с этим необходимо повышать плотность компоновки элементов и информационную емкость путем создания конденсаторных структур, в которых площадь обкладок и, следовательно, емкость накопительного конденсатора менее зависят от его площади в плане.

Известен способ изготовления накопительного конденсатора элемента памяти интегральных схем (Черняев В.Н. Технология производства интегральных микросхем и микропроцессоров. М.: Радио и связь, 1987, с. 390). Способ включает нанесение на поверхность полупроводниковой пластины со сформированным диэлектрическим слоем с контактным окном к стоковой области в полупроводниковой пластине первого проводящего слоя, формирование в нем первой обкладки конденсатора, формирование конденсаторного диэлектрика, нанесение второго проводящего слоя, формирование в нем второй обкладки конденсатора.

Из-за недостаточной удельной емкости (2,6 фФ/мкм2) накопительные конденсаторы (НК), изготовленные по этому способу, характеризуются низкой стойкостью к воздействию способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870-частиц, порожденных следами урана и тория в материалах металлизации и корпуса, а также космическому радиоактивному излучению. При этом происходят как случайные сбои, так и долговременное ухудшение характеристик и, следовательно, качества полупроводниковых ЗУ. Для предотвращения случайных сбоев необходимо накопление электростатического заряда достаточной величины, т.е. емкость конденсатора должна быть достаточно большой. Использование данного способа ограничено созданием ДЗУПВ информационной емкостью 1 Мбит со степенью интеграции 2 способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870 106 Эл/кр.

Наиболее близким техническим решением является способ изготовления накопительного конденсатора (патент США N 4742018, МКИ H 01 L 21/70, опубл. 3.05.88). Способ включает нанесение на поверхность полупроводниковой пластины со сформированным диэлектрическим слоем с контактным окном к стоковой области в полупроводниковой пластине первого проводящего слоя, формирование в нем первой части нижней обкладки конденсатора, осаждение разделительного изолирующего слоя, нанесение фоторезистивной маски с рисунком контактного окна, вскрытие контактного окна для соединения между проводящими слоями, удаление фоторезистивной маски, нанесение второго проводящего слоя, контактирующего с первым через контактное окно, формирование в нем верхней части первой обкладки методом фотолитографии, селективное удаление разделительного слоя, формирование конденсаторного диэлектрика, нанесение третьего проводящего слоя, создание в нем второй обкладки конденсатора.

Известный способ изготовления накопительного конденсатора сложен, так как после нанесения каждого технологического слоя следует операция формирования методом фотолитографии рисунка в этом слое. Вносимая на операциях фотолитографии дефектность отрицательно сказывается на качестве интегральных схем и ячейки памяти ИС, приводит к снижению выхода годных.

Кроме того, из-за рассовмещения при литографических операциях возможно ухудшение качества накопительного конденсатора элемента памяти (НКЭП). Данный способ, несмотря на увеличение удельной емкости НК до 5 фФ/мкм2, сохраняет недостаточное качество интегральных схем в процессе эксплуатации под воздействием способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870 -частиц.

Вышеуказанные недостатки ограничивают использование данного способа при создании ДОЗУ сверхбольшой информационной емкостью.

Целью изобретения является повышение выхода годных и качества интегральных схем за счет снижения дефектности.

Цель достигается тем, что в способе изготовления накопительного конденсатора элемента памяти интегральных схем, включающем нанесение полупроводниковой пластины со сформированным диэлектрическим слоем с контактным окном к полупроводникой пластине первого проводящего слоя, формирование в нем части первой обкладки конденсатора, осаждение разделительного изолирующего слоя, нанесение фоторезистивной маски с рисунком контактного окна, вскрытие контактного окна для соединения между проводящими слоями, удаление фоторезистивной маски, нанесение второго проводящего слоя, контактирующего с первым через контактное окно, формирование в нем другой части первой обкладки конденсатора, селективное удаление разделительного слоя, формирование конденсаторного диэлектрика, нанесение третьего проводящего слоя, создание в нем второй обкладки конденсатора, после нанесения первого проводящего слоя осаждают разделительный изолирующий слой, наносят второй проводящий слой и дополнительный разделительный изолирующий слой, наносят фоторезистивную маску с рисунком контактного окна для соединения проводящих слоев и рисунком частей первой обкладки конденсатора, вскрывают самосовмещенное контактное окно для соединения проводящих слоев и одновременно формируют части первой обкладки конденсатора в нижележащих проводящих слоях, удаляют фоторезистивную маску, наносят дополнительный проводящий слой, соединяющий между собой в контактном окне нижележащие проводящие слои, а также образующий дополнительную поверхность первой обкладки, фотолитографией формируют рисунок этой дополнительной поверхности первой обкладки, затем селективно удаляют разделительные изолирующие слои и конденсаторный диэлектрик формируют на обнажившейся после удаления изолирующих слоев поверхности и поверхности дополнительного проводящего слоя.

Цель достигается также тем, что после нанесения дополнительного изолирующего слоя последовательно наносят один или несколько пар слоев проводящий-изолирующий.

Сопоставительный анализ заявляемого технического решения с прототипом показывает, что заявляемое техническое решение отличается тем, что после нанесения первого проводящего слоя осаждают разделительный изолирующий слой, наносят второй проводящий слой и дополнительный разделительный изолирующий слой, наносят фоторезистивную маску с рисунком контактного окна для соединения проводящих слоев и рисунком частей первой обкладки конденсатора, вскрывают самосовмещенное контактное окно для соединения проводящих слоев и одновременно формируют части первой обкладки конденсатора в нижележащих проводящих слоях, удаляют фоторезистивную маску, наносят дополнительный проводящий слой, соединяющий между собой в контактном окне нижележащие проводящие слои, а также образующий дополнительную поверхность первой обкладки, фотолитографией формируют рисунок этой дополнительной поверхности первой обкладки, затем селективно удаляют разделительные изолирующие слои и конденсаторный диэлектрик формируют на обнажившейся после удаления изолирующих слоев поверхности и поверхности дополнительного проводящего слоя.

Заявляемое техническое решение отличается от прототипа также тем, что после дополнительного изолирующего слоя последовательно наносят один или несколько пар слоев проводящий-изолирующий.

Таким образом, заявляемое техническое решение соответствует критерию изобретения "новизна".

При изучении других известных технических решений в данной области техники совокупность операций, направленная на достижение поставленной цели в заявляемом техническом решении, не была выявлена в источниках информации и поэтому она обеспечивает заявляемому техническому решению соответствие критерию изобретения "существенные отличия".

Заявляемая последовательность операций изготовления накопительного конденсатора элемента памяти ИС по сравнению с прототипом позволяет исключить две фотолитографии. Известно (Дьяков Ю.И., Лукичев А.В., Тимофеев Б.В. Современные требования к технологическим средствам и химикатам. - Электронная промышленность. 1986, вып. 7 (115), с. 3), что между выходом годных, количеством фотолитографий и плотностью привносимых дефектов существует зависимость

способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870

где

J - выход годных кристаллов ИС;

D0 - удельная плотность дефектов, приходящихся на одну фотолитографию (деф/см2/слов);

n - число фотолитографий;

A - площадь кристалла.

Уменьшение количества фотолитографий обусловлено тем, что на поверхность полупроводниковой пластины со сформированным диэлектрическим слоем с контактным окном в полупроводниковой пластине последовательно наносят все слои, необходимые для создания первой обкладки конденсатора, и дополнительный разделительный изолирующий слой, затем одной фотолитографией вскрывают самосовмещенное контактное окно во всей совокупности слоев и одновременно формируют части первой обкладки конденсатора в нижележащих проводящих слоях. Наносимый после этого дополнительный проводящий слой, кроме соединения между собой частей первой обкладки, сформированных одной предыдущей фотолитографией в нижележащих проводящих слоях, используется также для формирования рисунка дополнительной поверхности первой обкладки.

Таким образом, удается повысить процент выхода годных за счет снижения дефектности и повысить качество за счет увеличения площади конденсатора без увеличения площади элемента памяти в плане и, следовательно, исключения случайных сбоев и долговечного ухудшения характеристик интегральных схем, обусловленных как способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870-частицами, имеющимися в материале корпусов и металлизации, так и космическим излучением и излучением различных промышленных энергетических установок.

Заявляемое техническое решение по сравнению с прототипом обладает тем преимуществом, что оно позволяет значительно увеличить емкость конденсатора без увеличения количества фотолитографий и площади конденсатора в плане. Это достигается простым увеличением количества наносимых после нанесения дополнительного изолирующего слоя пар слоев проводящий-изолирующий. Дальнейшая последовательность операций не меняется. Нанесение одной пары слоев проводящий-изолирующий позволяет увеличить площадь первой обкладки конденсатора на величину области проводящего слоя, сформированную при вскрытии самосовмещенного контактного окна для соединения проводящих слоев и проводимом при этом одновременном формировании частей первой обкладки конденсатора в нижележащих проводящих слоях. Увеличение количества пар слоев проводящий-изолирующий позволит еще больше увеличить площадь первой обкладки, а значит, площадь конденсатора, так как площадь второй обкладки создается в третьем проводящем слое, нанесенном на рельефный рисунок первой обкладки со сформированным на нем конденсатором диэлектрика.

Таким образом, за счет уменьшения количества фотолитографий привносимой при этом дефектности при одновременном увеличении емкости удается повысить выход годных и качество интегральных схем. Нарушение последовательности выполнения операций не позволяет реализовать действующий накопительный конденсатор с уменьшением числа фотолитографий.

Изобретение поясняется фиг. 1-5.

На фиг. 1 изображена полупроводниковая пластина 1 со сформированным диэлектрическим слоем 2 с контактным окном 3 к полупроводниковой пластине после нанесения первого проводящего слоя 4, осаждения разделительного изолирующего слоя 5, нанесения второго проводящего слоя 6 и дополнительного разделительного изолирующего слоя 7. На фиг. 2 изображена пластина 1 после нанесения фоторезистивной маски с рисунком контактного окна для соединения проводящих слоев и рисунком частей первой обкладки конденсатора, вскрытия самосовмещенного контактного окна 8 для соединения проводящих слоев и одновременно формирования частей первой обкладки конденсаторов в нижележащих проводящих слоях, удаления фоторезистивной маски. На фиг. 3 изображена пластина 1 после нанесения дополнительного проводящего слоя 9, соединяющего между собой в контактном окне 8 нижележащие проводящие слои 4 и 6, а также образующего дополнительную поверхность первой обкладки, и формирования фотолитографией рисунка этой дополнительной поверхности первой обкладки. На фиг. 4 изображена пластина 1 после селективного удаления разделительных изолирующих слоев. На фиг. 5 изображена пластина 1 после формирования конденсаторного диэлектрика 10, нанесения третьего проводящего слоя и создания в нем второй обкладки конденсатора 11.

Данный способ также позволяет повысить степень интеграции за счет создания первой обкладки конденсатора с высокоразвитой поверхностью. При этом становится возможным уменьшить размеры конденсатора в плане и элемента памяти в целом за счет уменьшения размеров конденсатора.

Таким образом, при одинаковой площади в плане и без изменения толщины конденсаторного диэлектрика за счет развитого рельефа первой обкладки увеличивается площадь обкладок конденсатора, что обуславливает увеличение хранимого заряда. Суммарная площадь нижней обкладки по предлагаемому способу превышает площадь обкладок прототипа как раз на величину площади внутренней поверхности между вторым и дополнительным проводящими слоями, а также между другими дополнительными проводящими слоями.

При этом величина хранимого заряда возрастает в S/S0 раз, где S - площадь обкладки НК по предлагаемому способу; S0 - площадь НК по способу-прототипу, причем их площадь в плане остается неизменной. Площадь НК по изобретению существенно больше по сравнению с прототипом при низкой дефектности и без рассовмещения, что обуславливает перспективность его использования в ДЗУПВ.

Пример конкретного исполнения.

Изготовление накопительного конденсатора элемента памяти интегральных схем проводили по технологии для создания ДОЗУ информационной емкостью 4 Мбит с использованием матрицы 256 Кбит с дополнительными МПО.

Всего формировали 5 партий пластин. По первому варианту в полупроводниковой кремниевой пластине КДБ-12(100) методами эпитаксии, окисления и диффузии ионной имплантации и проекционной фотолитографии формировали структуры ИС с диэлектрическим слоем толщиной 0,3 мкм на поверхности, в котором вскрывались контактные окна к стоковой области (фиг. 1), при помощи проекционной литографии на установке ЭМ-584А.

Затем наносили первый проводящий слой из поликристаллического кремния, легированного фосфором (ПКЛФ), в процессе роста толщиной 0,1 + 0,01 мкм при температуре 575способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 21108705oC согласно дРО.7606790.60271.00005 ТК.

После нанесения первого проводящего слоя осадили разделительный изолирующий слой толщиной 0,2+0,02 мкм путем пиролиза тетраэтоксисилана при температуре 750способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 211087010oC при давлении 40-60 Па согласно дРО.754.711 ТК. Затем нанесли второй проводящий слой из ПКЛФ толщиной 0,15+0,015 мкм аналогично первому и дополнительный разделительный изолирующий слой толщиной 0,2+0,02 мкм аналогично предыдущему изолирующему слою.

После этого при помощи фоторезистивной маски с рисунком контактного окна для соединения проводящих слоев и рисунком частей первой обкладки конденсатора вскрыли самосовмещенное контактное окно для соединения проводящих слоев из поликремния, легированного в процессе роста фосфором, и сформировали части первой обкладки конденсатора при помощи последовательного травления разделительных изолирующих и проводящих слоев на установке G18260 (фиг. 2).

Травление проводилось в режиме реактивно-ионного травления в плазме гексафторида серы и кислорода при рабочем давлении 6 Па и плотности мощности на обрабатываемой поверхности 0,8 Вт/см2. При этом скорость травления поликристаллического кремния совпадала со скоростью травления двуокиси кремния, что обеспечило отсутствие локального загрузочного эффекта.

Потом удалили фоторезистивную маску и нанесли дополнительный проводящий слой поликристаллического кремния, легированного фосфором, в процессе роста толщиной 0,15способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 21108700,015 мкм по режимам, указанным ранее. При этом за счет конформного заполнения контактных окон ПКЛФ соединили между собой в контактном окне нижележащие проводящие слои и образовали дополнительную относительно прототипа поверхность первой обкладки (фиг. 3). При помощи фотолитографии сформировали рисунок дополнительной поверхности первой обкладки и провели селективное относительно ПКЛФ и первого диэлектрического слоя, граничащего с кремниевой пластиной, удаление двуокиси кремния обоих разделительных слоев при помощи изотропного травителя на основе плавиковой кислоты (H2O:HF = 1: 50) при температуре 22способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 21108702oC (фиг. 4). Последующее формирование конденсаторного диэлектрика осуществляли осаждением пленки нитрида кремния при температуре 800oC аммонолизом дихлорсилана согласно дРО.754.706 ТК на обнажившиеся после удаления изолирующих слоев поверхности и поверхности дополнительного проводящего слоя из ПКЛФ.

Толщина конденсаторного нитрида кремния составляла 16,5способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 21108701,6 нм.

Затем провели прокисление нитрида кремния при помощи пирогенного окисления при температуре 950oC. Толщина потребленного нитрида кремния при этом составила способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870 1,2 - 1,5 нм.

Вторую обкладку конденсатора сформировали осаждением ПКЛФ толщиной 0,04способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 21108700,04 мкм согласно дРО 7606790.60271 ТК (фиг. 5). Поверхность НК в плане составила 3,5 x 3,2 мкм.

По второму варианту после нанесения дополнительного разделительного изолирующего слоя последовательно нанесли проводящий слой из ПКЛФ и еще изолирующий слой толщиной 0,2способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 21108700,02 мкм пиролизом тетраэтоксисилана, т.е. прекратили нанесение на изолирующий слой. После этого осуществили ту же последовательность действия, как и в первом варианте.

По третьему варианту количество дополнительных слоев увеличили на еще одну пару проводящий-изолирующий слой. Затем осуществляли ту же последовательность операций, как в вариантах 1 и 2.

В четвертом варианте реализовали НК, как в варианте 1, при помощи последовательного нанесения каждого изолирующего разделительного слоя и фотолитографии, а также каждого проводящего слоя и фотолитографии.

Количество фотолитографий по данному варианту существенно возросло.

В пятом варианте реализовали НК ЭП ИС согласно способу-прототипу при помощи того же набора технологических процессов, нанесения пленок и фотолитографических операций.

По каждому варианту проведено по 5 партий по 50 пластин. Во всех вариантах размеры НК в плане были одинаковы и составили 3,5x3,2 мкм2. Определили выход годных относительно способа-прототипа и удельную емкость НК (фФ/мкм2).

Измерение емкости осуществляли при помощи C- V метода на установке 4061А на тестовой структуре с общей второй обкладкой для 32000 конденсаторов. Результаты представлены в таблице.

Как видно из таблицы, предлагаемый способ (варианты 1 - 3) позволяет получить удельную топологическую емкость 8,8, 12,7 и 16,5 фФ/мкм2 и, следовательно, позволяет повысить качество интегральных схем и уменьшить чувствительность к воздействию способ изготовления накопительного конденсатора элемента   памяти интегральных схем, патент № 2110870 -частиц, а также увеличить выход годных приборов.

Данный эффект достигается без увеличения площади НК в плане. Очевидно, что при нарушении последовательности изготовления НК по предлагаемому способу наблюдается снижение выхода годных из-за повышения количества фотолитографий и, следовательно, дефектности (вариант 4).

Полученные результаты показывают, что предлагаемый способ изготовления накопительного конденсатора элемента памяти интегральных схем позволит в сравнении с прототипом повысить выход годных в 1,15 раз и улучшить качество интегральных микросхем путем повышения удельной топологической емкости в 1,76-3,3 и более раз.

Класс H01L21/70 изготовление и обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее, или их особых частей; изготовление приборов на интегральных схемах или их особых частей

блок микроэлектродной матрицы, содержащий жидкокристаллический полимер, и способ его изготовления -  патент 2488914 (27.07.2013)
ламинирующая пленка со встроенной микросхемой -  патент 2429975 (27.09.2011)
способ изготовления мембранных структур -  патент 2422942 (27.06.2011)
способ и устройство для изготовления слоистого оптического модуля -  патент 2340980 (10.12.2008)
способ создания нанотрубок -  патент 2238239 (20.10.2004)
способ формирования структур в микроэлектронике -  патент 2145156 (27.01.2000)
способ изготовления полупроводникового модуля -  патент 2139598 (10.10.1999)
защита от электростатического разряда датчиков на ионно- селективных полевых транзисторах -  патент 2134877 (20.08.1999)
многослойная коммутационная плата (варианты) -  патент 2133081 (10.07.1999)
способ изготовления высокоинтегрированной гибридной микросхемы -  патент 2065641 (20.08.1996)
Наверх