формирователь тока для запоминающего устройства

Классы МПК:G11C8/00 Устройства для выборки адресов из цифрового запоминающего устройства
Автор(ы):
Патентообладатель(и):Научно-производственное объединение автоматики
Приоритеты:
подача заявки:
1990-10-26
публикация патента:

Использование: изобретение относится к запоминающим устройствам, может быть использовано для формирования токов выборки в магнитных запоминающих устройствах. Сущность изобретения: формирователь тока содержит управляемый источник 1 напряжения, датчик 2 напряжения, дифференциальный 3 усилитель, источник 4 опорного напряжения, элемент 5 обратной связи, состоящий из усилителя 6 напряжения, соединенного последовательно с управляемым 7 источником тока. Он позволяет повысить надежность работы запоминающего устройства за счет уменьшения выброса по переднему фронту импульса тока при сохранении высокой стабильности выходного тока формирователя. 1 ил.
Рисунок 1

Формула изобретения

Формирователь тока для запоминающего устройства, содержащий управляемый источник напряжения, датчик напряжения, дифференциальный усилитель, источник опорного напряжения и элемент обратной связи, причем выход управляемого источника напряжения является выходом формирователя, первый вход дифференциального усилителя подключен к первому выводу датчика напряжения, второй вход дифференциального усилителя соединен с первым выводом источника опорного напряжения, вторые выводы источника опорного напряжения и датчика напряжения соединены с шиной нулевого потенциала формирователя, вход напряжения питания формирователя подключен к выводам питания элемента обратной связи, дифференциального усилителя и управляемого источника напряжения, отличающийся тем, что элемент обратной связи выполнен на усилителе напряжения и управляемом источнике тока, выход которого соединен с выходом элемента обратной связи, а вход с выходом усилителя напряжения, вход которого соединен с входом элемента обратной связи, вход которого соединен с выходом дифференциального усилителя и входом управляемого источника напряжения, выход которого соединен с выходом элемента обратной связи.

Описание изобретения к патенту

Изобретение относится и запоминающим устройствам /ЗУ/ и может быть использовано для формирования токов выборки в магнитных запоминающих устройствах /МЗУ/, например, в запоминающих устройствах на цилиндрических тонких магнитных пленках /ЗУ на ЦТМП/, в широком диапазоне изменения питающих напряжений и сопротивления нагрузки.

Известен формирователь тока с отрицательной обратной связью /ООС/ для ЗУ, содержащий управляемый источник напряжения, дифференциальный усилитель, источник опорного напряжения и датчик напряжения, причем выход управляемого источника напряжения подключен ко входу адресной части накопителя ЗУ, между выходом адресной части и шиной нулевого потенциала включен датчик напряжения, к выходу которого подключен один из входов дифференциального усилителя, между вторым выходом дифференциального усилителя и шиной нулевого потенциала включен источник опорного напряжения, выход дифференциального усилителя подключен ко входу управляемого источника напряжения /1/.

Недостатком данного устройства является невысокое качество стабилизации тока нагрузки, которое объясняется тем, что из-за малого выходного сопротивления управляемого источника напряжения разброс падения напряжения на сопротивление нагрузки приводит к значительной нестабильности тока в адресной цепи при разомкнутой обратной связи в формирователе тона, которая не может быть достаточно скомпенсирована при замкнутой обратной связи из-за ограничения на величину коэффициента усиления цепи обратной связи, накладываемого требованием устойчивости схемы стабилизации.

Наиболее близким по технической сущности к заявленному устройству является выбранный в качестве прототипа формирователь тока ООС, содержащий управляемый источник напряжения, интегратор, дифференциальный усилитель, усилитель опорного напряжения и датчик напряжения, причем выход управляемого источника напряжения подключен ко входу адресной части накопителя ЗУ, между выходом адресной части и шиной нулевого потенциала включен датчик напряжения, к выходу которого подключен один из входов дифференциального усилителя, между вторым входом дифференциального усилителя и шиной нулевого потенциала включен источник опорного напряжения. Выход дифференциального усилителя подключен ко входу интегратора, выход которого подключен ко входу управляемого источника напряжения /2/.

Данный формирователь тока благодаря интегратору имеет очень высокую стабильность, ограниченную лишь дрейфом нуля дифференциального усилителя и нестабильностью датчика напряжения и источника опорного напряжения. Однако, применение интегратора, существенно повысив стабильность тока, значительно увеличивает инерционность схемы отрицательной обратной связи, что приводит к запаздыванию стабилизации и появлению в начале выходного импульса выброса до уровня нестабилизированного значения тока длительностью, равной выдержке срабатывания схемы обратной связи. Этот выброс в режима считывания информации из ячейки накопителя ЗУ создает дополнительную помеху в зоне считанного сигнала, а для ЗУ на ЦТМП с неразрушающим считыванием может привести к разрушению записанной информации.

Таким образом, общим недостатком описанных выше формирователей является невозможность одновременно обеспечить высокую стабильность выходного тока и высокое быстродействие схемы ООС, что снижает надежность работы ЗУ.

Сущность изобретения заключается в том, что в известном устройстве, содержащем управляемый источник напряжения, датчик напряжения, дифференциальный усилитель, соединенный первым выходом через датчик напряжения, а вторым входом через источник опорного напряжения с нулевой шиной, элемент обратной связи, элемент обратной связи выполнен на последовательно соединенных усилителе напряжения и управляемом источнике тока, входом подключенные к выходу дифференциального усилителя и входу управляемого источника напряжения, а входом к выходу управляемого источника напряжения.

Таким образом, в предлагаемом формирователе используется двухконтурная обратная связь. Первый контур, включающий в себя датчик напряжения, дифференциальный усилитель, источник опорного напряжения и управляемый источник напряжения, имеет небольшой коэффициент усиления и обеспечивает высокое быстродействие схемы обратной связи. Второй контур, включающий в себя датчик напряжения, дифференциальный усилитель, источник опорного напряжения и схему ООС, имеет высокий коэффициент усиления, полосу частот, необходимую для устойчивости схемы, и обеспечивает требуемую стабильность выходного тока формирователя.

Сопоставительный анализ позволяет сделать вывод, что заявляемый формирователь тока обеспечивает требуемую стабильность выходного тона вторым контуром ООС, имеющим необходимые коэффициент усиления и полосу частот, при этом первый контур обратной связи устраняет присущий прототипу недостаток- задержку стабилизации и большой выброс в начале импульса.

На чертеже изображена функциональная схема предлагаемого формирователя тока. Формирователь тока содержит управляемый источник 1 напряжения, выход которого является выходом формирователя тока, датчик 2 напряжения, первый вывод датчика 2 напряжения соединен с первым выходом. Между выходом дифференциального усилителя 3, между вторым входом которого и шиной нулевого потенциала включен источник 4 опорного напряжения. Выход дифференциального усилителя подключен ко входу управляемого источника напряжения и ко входу элемента 5 отрицательной обратной связи, выход которой подключен к выходу управляемого источника напряжения.

Дополнительная схема ООС состоит из усилителя 6 напряжения и управляемого источника 7 тока, причем вход усилителя напряжения подключен ко входу схемы ООС, а выход ко входу управляемого источника тока, выход которого подключен к выходу схемы ООС.

Напряжение питания формирователя подается на вход 8. Управляемый источник 1 напряжения содержит транзисторы 9-10 и нагрузочные резисторы 11-14. Дифференциальный усилитель содержит транзисторы 15, 16 и нагрузочные резисторы 17-20. Усилитель 6 напряжения содержит транзистор 21, нагрузочные резисторы 22, 23 и конденсатор 24. Управляемый источник 7 тока содержит транзистор 25 и нагрузочный резистор 26.

Формирователь тока работает следующим образом. В исходном состоянии транзисторы 16, 21, 25 закрыты, конденсатор 24 разряжен. Выходное напряжение дифференциального усилителя равно напряжению питания.

При протекании тока через открытые транзисторы 9, 10, нагрузочные транзисторы 13, 14 создается падение напряжения на датчике 2 напряжения. Напряжение на датчике 2 сравнивается с опорным напряжением. Усиленное разностное напряжение с выхода дифференциального усилителя 3 поступает на вход управляемого источника напряжения, снижая его выходное напряжение, что, в свою очередь, уменьшает протекающий через нагрузку ток.

Так работает первый контур ООС, который имеет высокое быстродействие, небольшой по сравнению со вторым контуром коэффициент усиления и предназначен для стабилизации тока в первый момент времени после окончания переднего фронта импульса. Выходное напряжение дифференциального усилителя 3 поступает также на вход схемы 5 ООС, усиливается усилителем 6 напряжения и поступает на вход управляемого источника 7 тока, вызывая протекание тока в его выходной цепи, что дополнительно вызывает уменьшение тока в нагрузке.

Так работает второй контур, который имеет большой коэффициент усиления и обеспечивает высокую стабильность выходного тока формирователя. Конденсатор 24 определяет полосу частот усилителя 6 напряжения, необходимую для устойчивой работы формирователя тока.

Технико-экономическое преимущество предлагаемого формирователя тока по отношению к прототипу заключается в существенном уменьшении выброса по переднему фронту выходного импульса при сохранении высокой стабильности амплитуды тока, что значительно повышает надежность работы МЗУ.

Класс G11C8/00 Устройства для выборки адресов из цифрового запоминающего устройства

схема двойного питания в схеме памяти -  патент 2480850 (27.04.2013)
система и способ для маломощной логики числовой шины в памяти -  патент 2424586 (20.07.2011)
способ уменьшения влияния мешающих напряжений в устройстве хранения данных, использующем пассивную матричную адресацию -  патент 2320032 (20.03.2008)
устройство считывания заряда (варианты) и запоминающее устройство с матричной адресацией, снабженное таким устройством -  патент 2311695 (27.11.2007)
дешифратор -  патент 2307405 (27.09.2007)
способ и устройство записи и воспроизведения информационных даннных (варианты) -  патент 2189643 (20.09.2002)
полупроводниковое запоминающее устройство -  патент 2182376 (10.05.2002)
организация памяти компьютера -  патент 2182375 (10.05.2002)
система доступа к информации -  патент 2174928 (20.10.2001)
способ селективного программирования энергонезависимого накопителя -  патент 2162255 (20.01.2001)
Наверх