трехпозиционное устройство тактовой синхронизации

Формула изобретения

ТРЕХПОЗИЦИОННОЕ УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ, содержащее преобразователь входного сигнала, вход которого является входом устройства, делитель частоты с переменным коэффициентом деления, C-вход которого соединен с выходом задающего генератора, а входы разрешения и направления счета подключены к соответствующим выходам усредняющего элемента, прямой и инверсный входы управления которого являются входами установки режима усреднения устройства, вход разрешения счета и вход направления счета усредняющего элемента соединены соответственно с первым и вторым выходами фазового детектора, первый вход которого подключен к выходу преобразователя входного сигнала, выходную шину, отличающееся тем, что к выходу делителя частоты с переменным коэффициентом подключены последовательно соединенные устройство задержки, первый одновибратор и первый элемент ИЛИ НЕ, первый и второй коммутаторы фазы, шина сигнала "Захват", D-триггер, RS-тригеер, а также введены первый и второй делители частоты на 2ⁿ, второй элемент ИЛИ НЕ, делитель частоты на два, второй одновибратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а фазовый детектор содержит последовательный сдвиговый регистр, D-вход которого является первым входом, а C-вход вторым входом фазового детектора и соединен с выходом первого элемента ИЛИ НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И - НЕ, два D-триггера, при этом три последовательных по задержке выхода последовательного сдвигового регистра соединены соответственно с первыми и вторыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, к выходу первого из которых последовательно подключены элементы И НЕ и первый D-триггер, выход которого является первым выходом фазового детектора, а к выходу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен второй D-триггер, выход которого является вторым выходом фазового детектора, C-входы первого и второго D-триггеров объединены, являются третьим входом фазового детектора и подключены к выходу первого коммутатора фазы, второй вход элемента И НЕ является четвертым входом фазового детектора и соединен с шиной сигнала "Захват", а выход является третьим выходом фазового детектора и соединен с D-входом D-триггера, выход которого подключен к входу разрешения счета первого делителя частоты на 2ⁿ, R-вход которого соединен с R-входом второго делителя частоты на 2ⁿ и выходом RS-триггера, а выход соединен с первым входом второго элемента ИЛИ НЕ и входом делителя частоты на два, прямой и инверсный выходы которого соединены с парами включенных согласованно входов управления двух коммутаторов фазы, разноименные сигнальные входы которых объединены и подключены к входам первого элемента ИЛИ НЕ, второй вход которого соединен с входом устройства задержки, выход первого коммутатора фазы подключен к C-входу первого делителя частоты на 2ⁿ, а выход второго коммутатора фазы подсоединен к выходной шине, к C-входам усредняющего элемента и второго делителя частоты на 2ⁿ, вход разрешения счета которого подключен к первому выходу фазового детектора, а выход соединен с вторым входом второго элемента ИЛИ НЕ, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с шиной положительного источника напряжения, а выход подключен к R-входу RS-триггера, S-вход которого соединен с выходом второго одновибратора, вход которого соединен с шиной сигнала "Захват".

Описание изобретения к патенту

Изобретение относится к радиоэлектронике и может быть использовано в системах передачи дискретных сообщений, в частности в составе модемов цифровых сигналов при работе в пакетном режиме многостанционного доступа с временным уплотнением (МДВУ).

Известно устройство фазовой автоподстройки, которое может использоваться в качестве устройства тактовой синхронизации, состоящее из соединенных в кольцо фазового детектора, петлевого фильтра нижних частот и управляемого генератора.

Недостатком устройства является резкое увеличение времени достижения режима синфазности в случае начальной разности фаз вблизи 180^о между опорным (входным) сигналом и сигналом управляемого генератора [1]

Наиболее близким по технической сущности и достигаемому эффекту является трехпозиционное устройство тактовой синхронизации, содержащее цифровой фазовый детектор, первый вход которого соединен с выходом преобразователя входного сигнала, второй вход подключен к выходу делителя с переменным коэффициентом деления (ДПКД), включающим в общем случае непосредственно делитель и устройство управления, а выходы разрешения на изменение коэффициента деления и направление изменения фазы подключены через устройство усреднения (в общем случае с переключаемым режимом усреднения) к соответствующим входам ДПКД, вход синхронизации которого соединен с задающим генератором [2]

Недостатком известного устройства является большое время установления режима синфазности при начальной разности фаз между выходным сигналом (тактовыми импульсами) ДПКД и выходным сигналом преобразователя, близкой к 180^о. Действительно при этом фазовый джиттер фронтов входных информационных посылок сигнала, вызванный действием аддитивного шума канала связи, приводит к ошибке в определении истинного значения направления подстройки фазы на выходе цифрового фазового детектора с вероятностью 0,5. В результате процесс выхода начальной разности фаз 180^о из точки неустойчивого равновесия дискриминационной характеристики фазового детектора затягивается, что и приводит к увеличении общего времени установления синфазности.

Целью изобретения является повышение быстродействия трехпозиционного устройства тактовой синхронизации.

Сущность предлагаемого технического решения заключается в дополнительном введении в устройство-прототип датчика фазы тактовых импульсов, определяющего нахождение системы автоматического регулирования фазы либо в области точки устойчивого (090^оС), либо в области точки неустойчивого (18090^о) равновесия и изменении фазовых соотношений в системе на 180^о коммутаторам фазы в неблагоприятной ситуации для обеспечения ускорения фазирования. Как следствие, для выполнения поставленной цели необходимым является изменение структуры и связей в цифровом фазовом детекторе.

Для достижения поставленной цели в трехпозиционное устройство тактовой синхронизации, содержащее преобразователь входного сигнала, вход которого является входом устройства, ДПКД, С-вход которого соединен с выходом задающего генератора, а входы разрешения и направления счета подключены к соответствующим выходам усредняющего элемента, прямой и инверсионный входы управления которого являются входами установки режима усреднения устройства, к выходу ДПКД последовательно подключены устройство задержки, первый одновибратор и первый элемент ИЛИ-НЕ, второй вход которого соединен с входом устройства задержки, а выход подключен к С-входу последовательного сдвигового регистра, D-вход которого соединен с выходом преобразователя входного сигнала, а три последовательные по задержке выхода соединены соответственно с первым входом первого, первым входом второго и вторыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, к выходу первого из которых последовательно подключены элемент И-НЕ, первый D-триггер и усредняющий элемент по входу разрешения счета, а к выходу второго последовательно подключены второй D-триггер и усредняющий элемент по входу направления счета, при этом D-вход третьего D-триггера подключен к выходу элемента И-НЕ, а выход -к входу разрешения счета первого делителя на 2ⁿ, R-вход которого соединен с R-входом второго делителя на 2ⁿ и выходом ES-триггера, а выход соединен с первым входом второго элемента ИЛИ-НЕ и входом делителя на два, прямой и инверсный выход которого соединены с парами включенных согласованно входов управления двух коммутаторов фазы, разноименные сигнальные входы которых попарно объединены и подключены к входам первого элемента ИЛИ-НЕ, причем выход первого коммутатора фазы подключен к С-входам первого и второго D-триггеров и С-входу первого делителя на 2ⁿ, а второй выход, являющийся выходом устройства, подключен к С-входам усредняющего элемента, третьего D-триггера и второго делителя на 2ⁿ, вход разрешения счета которого подключен к выходу первого D-триггера, а выход соединен с вторым входом второго элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом второй вход последнего соединен с зажимом положительного источника напряжения устройства, а выход подключен к R-входу RS-триггера, второй вход элемента И-НЕ, являющийся входом "захват" устройства, соединен с входом второго одновибратора, выход которого подключен к S-входу RS-триггера.

На фиг. 1 показана функциональная структурная схема предлагаемого трехпозиционного устройства тактовой синхронизации.

Устройство содержит последовательно соединенные задающий генератор 1, ДПКД 2, устройство задержки 3, первый одновибратор 4, первый элемент ИЛИ-НЕ 5, второй вход которого соединен с выходом ДПКД 2, а выход подключен к С-входу последовательного сдвигового регистра 6, к Д-входу которого подключен выход преобразователя входного сигнала 7, при этом вход последнего является информационным входом устройства. Первый, второй и третий по задержке выходы последовательного сдвигового регистра 6 соответственно подключены к двум первым и объединенной паре вторых входов первого 8 и второго 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, к выходу первого из которых последовательно подключены элемент И-НЕ 10, первый D-триггер 11 и усредняющий элемент 12 по входу разрешения счета, а к выходу второго последовательно подключены второй D-триггер 13 и усредняющий элемент 12 по входу направления счета. Первый и второй входы первого элемента ИЛИ-НЕ 5 подключены соответственно к парам перекрестно-объединенных входов первого 14 и второго 15 коммутаторов фазы, выход первого из которых подключен к С-входам первого D-триггера 11 и второго D-триггера 13 и первого делителя 16 на 2ⁿ, а выход второго, являющийся выходом устройства "выход f_т", подключен к С-входам третьего D-триггера 17, второго делителя 18 на 2ⁿ, усредняющего элемента 12.

Выходы усредняющего элемента 12 на разрешение и направление счета подключены к соответствующим входам ДПКД 2, а два управляющие входы Y и являются входами изменения режима усреднения устройства, D-вход третьего D-триггера 17 подключен к выходу элемента И-НЕ 10, а выход к входу разрешения счета первого делителя 16 на 2ⁿ, R-вход которого соединен с R-входом второго делителя 18 на 2ⁿ и выходом RS-триггера 19, а выход соединен с первым входом второго элемента ИЛИ-НЕ 20 и входом делителя 21 на два, прямой и инверсной выходы которого соединены с парами включенных согласованно входами управления коммутаторов 14 и 15 фазы. Выход второго элемента ИЛИ-НЕ 20 соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22, второй вход которого подключен к общему зажиму положительного источника питания устройства, а выход к R-входу RS-триггера 19. При этом S-вход RS-триггера 19 подключен к выходу второго одновибратора 23, вход которого подключен к второму входу элемента И-НЕ 10, являющемуся входом "захват" устройства. Выход первого D-триггера 11 соединен с входом разрешения счета второго делителя 18 на 2n.

На фиг. 2 и 3 приведены временные диаграммы сигналов в различных точках устройства.

Устройство работает следующим образом.

Сигнал задающего генератора 1 подается на вход ДПКД 2. Алгоритмы изменения коэффициента деления ДПКД 2 в зависимости от значения информации на управляющих входах II (разрешение на изменение коэффициента деления) и I (направление изменения подстройки фазы) (фиг.1) приведен в таблице, где Ко номинальный коэффициент деления ДПКД 2. Выходной сигнал ДПКД 2 в виде периодической последовательности коротких импульсов положительной полярности (фиг. 3а) и частотой повторения, близкой к тактовой частоте f_т входного сигнала, поступает на устройство задержки 3 и одновибратор 4, на выходе которого формируется последовательность коротких импульсов положительной полярности (фиг.2б), сдвинутых на интервал Т/2 (180^о) относительно последовательности (фиг.2а). После объединения двух последовательностей на первом выходе элемента ИЛИ-НЕ 5 формируется последовательность с удвоенной частотой повторения (фиг.2в), поступающая на С-вход последовательного сдвигового регистра 6, на D-вход которого поступает информационная последовательность с выхода преобразователя 7 входного сигнала, который может быть выполнен в виде жесткого ограничителя сигнала (фиг.2г), жесткое решение о знаке переданной информационной посылки), либо АЦП при мягком решении, выходом которого является информация старшего разряда. Элементы 6, 8, 9, 10, 11, 13 образуют структуру фазового детектора, выходными сигналами "Д" и "М" (фиг.1) которого является информация соответственно и разрешении изменения К_дел ДПКД 2 и информация о направлении изменения фазы тактовых импульсов с выхода ДПКД 2. Разрешение на изменение К_дел ДПКД 2 в соответствии с алгоритмом управления выдается одноразово в течение тактового интервала Т в случае смены знака информации в соседних информационных посылках с выхода преобразователя 7, что соответствует низкому уровню сигнала "Л" (П). В случае отсутствия захвата несущей в демодуляторе низкий потенциал логического уровня блокирует вход элемента И-НЕ 10 и запрещает тем самым изменением К_дел ДПКД 2, устанавливая при этом номинальное значение К_дел= К_о. На фиг.2в-м и 2г^"-м^" показаны сигналы в различных точках схемы фиг. 1 при двух симметричных положения фронтов информационной последовательности (фиг.2г и 2г") относительно фронтов стробирующих тактовых импульсов Ф1 (фиг.2к) с целью выявить наличие и вид дискриминационной характеристики фазового детектора (ФД), Из фиг.2м и 2м^" следует, что формирование схемой ФД разных знаков этих сигналов, определяющих направление изменения фазы при симметричных отклонениях фазы фронтов информации относительно фронта тактов, характеризует наличие в системе автоматического регулирования фазы релейной дискриминационной характеристики, обеспечивающей синфазную установку фронтов информации и тактов Ф1 в замкнутой системе. Усредняющий элемент 12 (управляемый реверсивный счетчик) обеспечивает возможность изменения К_дел ДПКД2 только в тех случаях, когда количество импульсов сигнала "м" на перестройку фазы в определенном направлении превышает наперед заданную величину (порог). Такая мера способствует уменьшению джиттера тактовых импульсов на выходе устройства при действии шумов. В общем случае усредняющий элемент 12 изменяет режим усреднения при поступлении внешних команд Y и . Как правило, в процессе установления режима синфазности степень усреднения понижается для сокращения времени переходных процессов системы автоматического регулирования и, наоборот, степень усреднения возрастает после установления режима синфазности. Однако, в начальный момент времени установления синфазности разность между фронтами входного сигнала и тактовых импульсов Ф1 может быть произвольной. Наихудший случай соответствует разности фаз 180^о. При наличии сильного джиттера фронтов входного сигнала на входе преобразователя 7 это приводит к появлению случайных значений сигналов "м", определяющих направление перестройки фазы. В результате "маскируется" выявление преобладаний в направлении изменения фазы и в системе регулирования резко увеличивается время установления синфазности. Для обнаружения нахождения фронтов тактовой последовательности Ф1 в "опасной зоне" вблизи (180+-90^о) дискриминационной характеристики и для изменения в этом случае фазы опрашивающих импульсов Ф1 на 180^о (чтобы перевести текущую разность фаз в "благоприятную зону" с преобладаниями в направлении точки устойчивого равновесия и тем самым для уменьшения времени установления синфазности) и предназначены детектор фазы тактов, состоящий из элементов 16-23 и коммутаторы фазы 14 и 15 на 180^о. при поступлении внешней команды "+захват" на одновибратор 23 на выходе Es-триггера 19 устанавливается низкий логический уровень, являющийся разрешающим для R-входов делителей 16 и 18 на 2ⁿ.

На фиг.3 приведены сигналы в различных точках схемы для двух крайних ситуаций сдвига фаз импульсной последовательности Ф1 относительно фронтов информационной последовательности. Фиг. 3 (а-о) соответствует начальной разности фаз, близкой к 0^о, а фиг.3 (к^"-o^") начальной разности фаз вблизи 180^о. В обоих случаях, для наглядности, входная информация имеет вид меандра, что, например, в системах спутниковой связи с МДВУ соответствует преамбуле для тактовой синхронизации. Штрихами показан джиттер информационных фронтов и неопределенность знака после стробирования тактовыми импульсами части информации в этих условиях.

Из сравнения фиг.3 (л) и 3(о) следует, что при нормальном расположении последовательности Ф1 (т.е. 0) разрешение на счет делителя 18 на 2n поступает для каждого импульса последовательности Ф2 (фиг.3н) и только для части импульсов последовательности Ф1 (фиг.3к) для делителя 16 на 2ⁿ. При этом вероятность события, что выходной сигнал делителя 16 появится раньше или не позже выходного сигнала делителя 18, равна (0,5)(2ⁿ). При появлении выходного сигнала на выходе делителя 18 ранее сигнала на выходе делителя 16 он проходит через элемент ИЛИ-НЕ 20, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 22 на R-вход RS-триггера 19, выходной сигнал которого устанавливает делители 16 и 18 по R-входам высоким уровнем в нулевое состояние до прихода следующего сигнала "захват". В случае начальной разности фаз вблизи 180^о сигналы разрешения счета делителей 16 и 18 меняются местами, фиг.3 (л) и 3(о) по отношению к предыдущему случаю. При этом на выходе делителя 16 сигнал появится раньше выходного сигнала делителя 17, что приводит к изменению состояния выходных сигналов делителя 21 на два на противоположное и, как следствие, к переключению коммутаторов 14 и 15 фазы, т.е. к смене фазы выходных сигналов коммутаторов на 180^о и, в результате, к переходу системы регулирования в область, близкую к точке устойчивого равновесия. Тем самым достигается сокращение времени процесса установки синфазности. Одновременно, как и в первом случае, по цепям элементов 20, 22 19 осуществляется обнуление делителей 16 и 18. Оптимальная величина коэффициента 2 для выполнения требований к времени установления синфазности определяется с учетом коэффициента усреднения в _усредняющем элементе 12, номинального К_дел ДПКД 2 и отношения сигнал/шум на входе устройства. Так, например, для практического реализованного устройства тактовой синхронизации с использованием предложенного технического решения определена величина 2ⁿ 8 при пороге срабатывания усредняющего элемента после накопления восьми преобладаний данного знака, К_дел К_о 45 и отношения сигнал/шум 8 Дб.

Технико-экономический эффект предлагаемого устройства заключается в снижении времени установления режима синфазности по тактам в устройствах обработки дискретной информации в несколько раз, что позволяет повысить объем передаваемой полезной информации, сокращая технологическую часть "пакета" или преамбулу.

Кроме того, уменьшение длительности "пакета" в системах с МДВУ позволяет либо увеличить число абонентов, либо повысить надежность передачи информации за счет снижения вероятности столкновения сообщений.