пиковый детектор

Формула изобретения

1. ПИКОВЫЙ ДЕТЕКТОР, содержащий основной блок выборки и хранения, аналоговый вход которого является информационным входом детектора, а вход выборки соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом компаратора, инвертирующий и неинвертирующий входы которого подключены соответственно к выходу и информационному входу основного блока выборки и хранения, отличающийся тем, что, с целью повышения достоверности информации о максимальном значении сигнала путем исключения влияния длительности импульса сброса, в него введен триггер, счетный вход которого является входом сброса пикового детектора, вход установки в нулевое состояние соединен с выходом компаратора, а выход - с вторым входом элемента ИЛИ.

2. Детектор по п.1, отличающийся тем, что, с целью расширения области применения путем обеспечения неизменности выходного напряжения между импульсами сброса, в него введен дополнительный блок выборки и хранения, аналоговый вход которого соединен с выходом основного блока выборки и хранения, вход выборки - со счетным входом триггера, а выход - с вторым входом элемента ИЛИ.

Описание изобретения к патенту

Изобретение относится к аналоговой технике и может быть использовано для выборки огибающей входного сигнала и выдачи дискретной информации об огибающей входного сигнала на аналого-цифровой преобразователь.

Цель изобретения - повышение достоверности информации о максимальном значении входного сигнала на периоде дискретизации за счет исключения влияния длительности импульса сброса на выделение максимального значения этого сигнала и расширение области применения за счет обеспечения неизменности выходного напряжения между импульсами сброса пикового детектора.

На чертеже приведена функциональная схема пикового детектора.

Пиковый детектор содержит основной блок 1 выборки и хранения, компаратор 2, триггер 3, элемент ИЛИ 4 и дополнительный блок 5 выборки.

Пиковый детектор работает следующим образом.

В исходном состоянии сигнал сброса (выборки нового значения максимума) на управляющем входе отсутствует и соответствует нулевому уровню. При этом блок 5 находится в режиме хранения, триггер 3 - в нулевом состоянии.

Входной сигнал поступает на аналоговый вход блока 1 и первый вход компаратора 2. Выходной сигнал блока 1 поступает на аналоговый вход блока 5 и второй вход компаратора 2. Если сигнал на аналоговом входе блока 1 превышает сигнал на его выходе, то компаратор 2 на своем выходе формирует сигнал высокого уровня, который через элемент ИЛИ 4 поступает на управляющий вход блока 1 и поддерживает его в режиме выборки. Если сигнал на аналоговом входе блока 1 становится меньше сигнала на его выходе, то компаратор 2 переключается в нулевое состояние и через элемент ИЛИ 4 снимает сигнал с управляющего входа блока 1, переводя его в режим хранения. В результате до прихода сигнала сброса на управляющий вход детектора блок 1 отслеживает огибающую входного сигнала и выделяет его максимальное значение.

При приходе сигнала сброса блок 5 переходит в режим выборки, при этом выходной сигнал блока 1 транслируется через блок 5 на выходную шину 6.

При снятии сигнала сброса с управляющего входа пикового детектора блок 5 переходит в режим хранения максимального значения входного сигнала, а триггер 3 по спаду сигнала выборки переключается в единичное состояние и через элемент ИЛИ 4 переводит по управляющему входу блок 1 в режим выборки, осуществляя тем самым сброс до текущего значения входного сигнала. С этого момента блок 1 готов к выделению максимального значения входного сигнала на следующем периоде дискретизации. При превышении входным сигналом на аналоговом входе блока 1 значения сигнала на его выходе компаратор 2 переключается в единичное состояние и сбрасывает триггер 3 в нулевое состояние, который через элемент ИЛИ 4 снимает сигнал с управляющего входа блока 1, переводя его в режим выборки. Если при спаде сигнала сброса на управляющем входе детектора входной сигнал на аналоговом входе блока 1 превышает значение сигнала на его выходе, то компаратор 2 находится в единичном состоянии и поддерживает по R-входу триггер 3 в нулевом состоянии, исключая в этом случае сигнал сброса. В результате длительность внешнего сигнала сброса не влияет на достоверность выбора максимального значения входного сигнала пикового детектора на периоде дискретизации. При этом максимальное значение входного сигнала на каждом периоде дискретизации хранится и поступает с выхода блока 5 на выход пикового детектора в виде, пригодном для дальнейшего аналого-цифрового преобразования.

Предложенное аналоговое запоминающее устройство может быть выполнено полностью на специализированных микросхемах типа 1100СК2, 521СА3, 564ТМ2, 564ЛЕ5.

Таким образом, применение в аналоговом запоминающем устройстве триггера 3 позволяет повысить достоверность информации о максимальном значении входного сигнала на периоде дискретизации, а применение блока 5 позволяет сохранить максимальное значение этого на весь период дискретизации. В результате предложенное устройство позволяет производить обработку входного сигнала по огибающей, несущей основную информацию о сигнале.