устройство для обработки логической информации

Классы МПК:G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Автор(ы):, ,
Патентообладатель(и):Краснодарское высшее военное командно-инженерное училище ракетных войск
Приоритеты:
подача заявки:
1991-03-11
публикация патента:

Изобретение относится к цифровой вычислительной технике. Цель изобретения - расширение функциональных возможностей устройства. Цель достигается путем схемной реализации правила формирования результата операции склеивания двух n-мерных кубов. Изобретение предназначено для использования в сервисных процессорах универсальных ЭВМ и для создания узкоспециализированных вычислителей. 4 табл., 3 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

Формула изобретения

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ЛОГИЧЕСКОЙ ИНФОРМАЦИИ, содержащее решающий блок и n вычислительных ячеек, где n - размерность куба, причем каждая из вычислительных ячеек содержит шесть элементов И, первый и второй элементы ИЛИ, первый и второй элементы ИЛИ - НЕ, причем выходы первого, второго и третьего элементов И соединены соответственно с первым, вторым и третьим входами первого элемента ИЛИ, первый вход i-й вычислительной ячейки, где устройство для обработки логической информации, патент № 2027218 соединен с первыми входами первого, второго элементов И и первого элемента ИЛИ - НЕ, второй вход i-й вычислительной ячейки соединен с первыми входами третьего и четвертого элементов И и с вторым входом первого элемента ИЛИ - НЕ, третий вход i-й вычислительной ячейки соединен с вторыми входами первого и третьего элементов И, с первыми входами пятого элемента И и второго элемента ИЛИ - НЕ, выход которого соединен с первым входом шестого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ - НЕ, четвертый вход i-й вычислительной ячейки соединен с вторыми входами второго, пятого элементов И и второго элемента ИЛИ - НЕ, второй вход шестого элемента И соединен с первым входом первого элемента ИЛИ - НЕ, первый выход i-й вычислительной ячейки соединен с выходом первого элемента ИЛИ, второй выход i-й вычислительной ячейки соединен с выходом четвертого элемента И, выход второго элемента ИЛИ соединен с третьим выходом i-й вычислительной ячейки, первый, второй, третий и четвертый входы которой являются соответственно первым, вторым, третьим и четвертым входами I-й группы входов устройства, первый, второй и третий выходы i-й вычислительной ячейки соединены соответственно с первым, вторым и третьим входами i-й группы входов решающего блока, первый, второй и третий выходы i-й группы выходов которого являются соответственно первым, вторым и третьим выходами i-й группы выходов устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет реализации операции склеивания n мерных кубов, решающий блок содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и n решающих узлов, каждый из которых содержит элемент ИЛИ, первый и второй элементы И и элемент НЕ, причем i-й вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом i-й группы входов решающего блока и с первым входом элемента ИЛИ i-го логического узла, второй вход которого соединен с вторым входом i-й группы входов решающего блока, третий вход i-й группы входов которого соединен с первым входом первого элемента И i-го логического узла, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента И i-го логического узла, с вторым входом первого элемента И i-го логического узла и входом элемента НЕ i-го логического узла, выход элемента ИЛИ i-го логического узла соединен с вторым входом второго элемента И i-го логического узла, выход которого соединен с первым выходом i-й группы выходов решающего блока, второй выход которого соединен с выходом первого элемента И i-го логического узла, выход элемента НЕ i -го логического узла соединен с третьим выходом i-й группы выходов решающего блока.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано при создании специализированной ЦВМ, реализующей алгоритмы синтеза и анализа логических схем, минимизации булевых функций.

Известно устройство реализации операции " * -произведение" n-мерных кубов, содержащее n вычислительных ячеек и один решающий узел.

Недостатком данного устройства является выполнение им всего одной функции - *-произведения кубов.

Целью изобретения является расширение функциональных возможностей за счет реализации операции склеивания n-мерных кубов.

Цель достигается путем введения в устройство решающего узла, позволяющего устройству реализовать операцию склеивания (х-операцию). Операция склеивания (х) двух кубов K1[1:n] и K2[1:n] осуществляется в два этапа. На первом этапе n вычислительных ячеек формируют координаты куба Кя[1:n], представляющего собой предварительный результат операции склеивания (и *-произведение) в соответствии с табл.1.

На втором этапе решающий узел формирует окончательный результат х-операции К3[1:n] = K[1:n] x K2[1:n] в соответствии с правилом

K3 устройство для обработки логической информации, патент № 2027218 устройство для обработки логической информации, патент № 2027218 (1)

Таким образом, суть изобретения заключается в схемной реализации правила формирования куба K3[1:n] в зависимости от вида куба предварительного результата Kя[1:n], формируемого ячейками.

С целью схемного представления значений координат кубов предлагается двухпозиционное представление координат исходных склеиваемых кубов K1 и K2 (табл.2):

На фиг. 1 представлена структурная схема устройства; на фиг.2 - функциональная схема i-й вычислительной ячейки; на фиг.3 - функциональная схема решающего узла.

Устройство содержит n вычислительных ячеек 1.1...1.n и решающий блок 2. На первый и второй входы вычислительных ячеек подается код куба K1, на третий и четвертый входы - код куба K2.

Каждая i-я (i = устройство для обработки логической информации, патент № 2027218) вычислительная ячейка (фиг.2) содержит элементы И 3, 4, 5, элемент ИЛИ 6, элемент И 7, элементы ИЛИ-НЕ 8, 9, элементы И 10, 11 и элемент ИЛИ 12.

Каждая i-я (i = устройство для обработки логической информации, патент № 2027218) ячейка реализует систему логических функций

устройство для обработки логической информации, патент № 2027218 устройство для обработки логической информации, патент № 2027218 устройство для обработки логической информации, патент № 2027218 устройство для обработки логической информации, патент № 2027218 (2) -трехпозиционное представление координат куба предварительного результата Кя (табл.3) и трехпозиционное представление координат куба окончательного результата склеивания К3 (табл.4).

Решающий блок (фиг. 3) имеет n групп входов по три входа в каждой группе, на которые поступают сигналы yя[i], хя[i], lя[i] соответственно, вырабатываемые n ячейками, и n групп выходов по три выхода в каждой, на которых вырабатываются сигналы x3[i], l3[i], устройство для обработки логической информации, патент № 20272183 [i] i = устройство для обработки логической информации, патент № 2027218соответственно, являющиеся кодами координат куба результата склеивания K3 = К1 х К2 в соответствии с табл.4. Блок содержит n-входовый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и n решающих узлов, каждый из которых содержит двухвходовый элемент ИЛИ 14, двухвходовый элемент И 15, двухвходовый элемент И 16 и элемент НЕ 17. Причем i-й вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 соединен с первым входом i-й группы входов решающего блока и первым входом элемента ИЛИ 14 i-го решающего узла, второй вход которого соединен с вторым входом i-й группы входов решающего блока, третий вход i-й группы входов которого соединен с первым входом первого элемента И 15 i-го решающего узла. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 соединен с первым входом второго элемента И 16 i-го решающего узла, с вторым входом первого элемента И 15 i-го решающего узла и входом элемента НЕ 17 i-го решающего узла. Выход элемента ИЛИ 14 i-го решающего узла соединен с вторым входом второго элемента И 16 i-го решающего узла, выход которого соединен с первым выходом i-й группы выходов решающего блока. Второй выход решающего блока соединен с выходом первого элемента И 15 i-го решающего узла. Выход элемента НЕ 17 i-го решающего узла соединен с третьим выходом i-й группы выходов решающего блока.

Схема решающего блока реализует правило, представленное выражением (1) и в соответствии с принятым кодированием символов (табл.3 и 4) описывается системой логических функций:

l3[i] = lя[i] устройство для обработки логической информации, патент № 2027218 устройство для обработки логической информации, патент № 2027218

x3[i] = (xя[i]устройство для обработки логической информации, патент № 2027218yя[i]) устройство для обработки логической информации, патент № 2027218i

устройство для обработки логической информации, патент № 20272183[i] = устройство для обработки логической информации, патент № 2027218 (3)

устройство для обработки логической информации, патент № 2027218 = yя[1]устройство для обработки логической информации, патент № 2027218yя[2]устройство для обработки логической информации, патент № 2027218...устройство для обработки логической информации, патент № 2027218yя[n] где устройство для обработки логической информации, патент № 2027218 = устройство для обработки логической информации, патент № 2027218 (yя[1], yя[2],...,yя[n]) - сигнал результата подсчета количества символов Y по координатам куба Kя, равный значению функции ИСКЛЮЧАЮЩЕЕ ИЛИ ( устройство для обработки логической информации, патент № 2027218 ) от n аргументов.

Поскольку схема решающего блока является комбинационной, ее работа полностью определяется системой уравнения (3). При подаче на входы с первого по третий блока разрешенных кодов (табл.3) координат куба Кяпредварительного результата операции склеивания элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 анализирует количество символов Y в кубе Кя[1:n]. Если их количество равно единице (т.е. yя[i]=1 только для одного i, сигнал устройство для обработки логической информации, патент № 2027218 открывает элементы И 15.i и 16.i и логическая "1" появляется на выходах решающего блока. В противном случае логический "0" сигнала устройство для обработки логической информации, патент № 2027218, инвертируясь элементами НЕ 17.i, создает сигнал высокого уровня (логическая "1") на всех выходах решающего блока, что соответствует несклеиванию (устройство для обработки логической информации, патент № 2027218) кубов К1, и К2.

Работает устройство следующим образом.

На первый и второй входы каждой i-й вычислительной ячейки подается код куба K1, а на третий и четвертый - код куба К2, на выходах вычислительных ячеек вырабатываются предварительные значения координат куба К3. Эти значения поступают на первый, второй, третий входы каждой i-й группы входов решающего блока 2, при этом на третьих входах всех n групп входов решающего блока 2 суммарное количество сигналов yn(i) = 1 больше одного, на выходе мажоритарного элемента и, следовательно, на третьем выходе каждой i-й группы выходов устройства появляется сигнал устройство для обработки логической информации, патент № 20272183 [i]=1, i = (устройство для обработки логической информации, патент № 2027218). Это говорит о том, что * -произведение кубов К1 и К2пусто (устройство для обработки логической информации, патент № 2027218). Если на третьих входах всех n групп входов решающего блока 2 появляется не больше одного сигнала y(i) = 1 (i = устройство для обработки логической информации, патент № 2027218), то на выходах формируется значение куба K3 = K1 x K2.

Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
способ перемножения десятичных чисел -  патент 2525477 (20.08.2014)
устройство формирования переноса в сумматоре -  патент 2525111 (10.08.2014)
функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) -  патент 2524562 (27.07.2014)
параллельный сумматор-вычитатель на нейронах со сквозным переносом -  патент 2523942 (27.07.2014)
способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) -  патент 2523876 (27.07.2014)
устройство фильтрации динамических цифровых изображений в условиях ограниченного объема априорных данных -  патент 2522043 (10.07.2014)
способ и аппаратура для обеспечения поддержки альтернативных вычислений в реконфигурируемых системах-на-кристалле -  патент 2519387 (10.06.2014)
логический преобразователь -  патент 2518669 (10.06.2014)
логический преобразователь -  патент 2517720 (27.05.2014)
Наверх