структура на арсениде галлия

Классы МПК:H01L29/06 отличающиеся формой; отличающиеся формами, относительными размерами или расположением полупроводниковых областей
Автор(ы):, , , , , ,
Патентообладатель(и):Государственный научно-исследовательский институт физических проблем им.Ф.В.Лукина
Приоритеты:
подача заявки:
1991-05-08
публикация патента:

Применение: изобретение относится к микроэлектронике и может быть использовано при изготовлении ИС на арсениде галлия. Сущность: структура включает субмикронный буферный слой, расположенный между подложкой и субмикронным слоем арсенида галлия n - типа проводимости. Буферный слой выполнен в виде последовательности чередующихся слоев арсенида галлия одного типа проводимости и структура на арсениде галлия, патент № 2025832-легированного слоя противоположного типа проводимости, причем поверхностная концентрация легирующей примеси каждого d-слоя удовлетворяет соотношению, приведенному в описании. 1 ил.
Рисунок 1

Формула изобретения

СТРУКТУРА НА АРСЕНИДЕ ГАЛЛИЯ, включающая субмикронный буферный слой, расположенный между подложкой и субмикронным слоем арсенида галлия n-типа проводимости, отличающийся тем, что, с целью уменьшения эффекта паразитного управления по подложке, буферный слой выполнен в виде последовательно чередующихся слоев арсенида галлия одного типа проводимости, и структура на арсениде галлия, патент № 2025832 -легированного слоя противоположного типа проводимости, при этом поверхностная концентрация легирующей примеси каждого структура на арсениде галлия, патент № 2025832-слоя удовлетворяет соотношению

Nструктура на арсениде галлия, патент № 2025832p= Nструктура на арсениде галлия, патент № 2025832dn, ,

где Nструктура на арсениде галлия, патент № 2025832p - поверхностная концентрация легирующей примеси структура на арсениде галлия, патент № 2025832 - слоя, см-2;

Nструктура на арсениде галлия, патент № 2025832dn - концентрация легирующей примеси, см-3, и толщина слоя с другим (по отношению к структура на арсениде галлия, патент № 2025832 -слою) n- типом проводимости.

Описание изобретения к патенту

Изобретение относится к микроэлектронике и может быть использовано при изготовлении ИС на арсениде галлия.

Известна структура для ИС на арсениде галлия, включающая субмикронный слой из нелегированного арсенида галлия, расположенная между субмикронным слоем арсенида галлия n-типа проводимости и полуизолирующей подложкой [1]. Упомянутый нелегированный слой называют буферным слоем, так как его функциональное назначение блокировать распространение дефектов подложки и акцепторной примеси, в ней содержащейся, в слой n-типа проводимости (в активный слой). В указанной структуре электрическая изоляция изготовленных активных элементов ИС (например, полевых транзисторов Шоттки) осуществляется посредством радиационных дефектов, генерируемых в слое n-типа проводимости в пространстве между активными элементами ИС (имплантация протонов либо бора с высокой энергией), а изоляция активных элементов по толще подложки предполагается обеспеченной за счет использования полуизолирующей подложки (уд. сопр. структура на арсениде галлия, патент № 20258321010 Ом структура на арсениде галлия, патент № 2025832мм).

Однако на практике изоляция элементов по подложке оказывается неудовлетворительной, что проявляется при рабочих режимах в возникновении паразитных связей между активными топологически несвязанными элементами. Указанный эффект определяют как паразитное управление на подложке (ЭУП). В результате выход годных ИС на арсениде галлия не превышает 1-3%.

Проведенные нами исследования стандартных структур для ИС показали, что конкретные проявления эффектов паразитного управления связаны с особенностями генерационно-рекомбинационных процессов, протекающих с участием двух типов ловушек в полуизолирующих подложках. Основной причиной модуляции является накопление отрицательного заряда вблизи границы канал (подложка из-за эмиссии дырок с ловушек с энергией 0,78 эВ по механизму Френкеля-Пула. Влияние донорного центра (неконтролируемый "фоновый" уровень проявляется в пороговом характере эффектов модуляции, а также во временной задержке переднего фронта импульса тока стока в динамическом режиме работы ИС. Пороговые величины напряжений для ЭУП, обеспечиваемые донорными "фоновыми" ловушками, незначительны (2-3В), что не способствует устойчивости работы ИС из-за ЭУП.

Попытки заменить характер компенсирующей примеси в подложке (например, акцепторные центры, связанные с хромом, заменить на центры типа ЕL2) потребовали более тонкого владения ростовой технологией и в настоящее время пока не привели к успеху [2]. Связано это с тем, что помимо ЕL2 центров в подложке возникают неконтролируемые глубокие центры акцепторной природы, приводящие к ЭУП.

Целью изобретения является устранение эффекта паразитного управления по подложке, для чего в структуре, содержащей буферный субмикронный слой GaAs, расположенный между субмикронным слоем n-типа проводимости и полуизолирующей подложкой, буферный слой выполняют в виде чередующейся последовательности слоев одного типа проводимости и структура на арсениде галлия, патент № 2025832-легированных слоев противоположного типа проводимости, а соотношения между поверхностной концентрацией Nструктура на арсениде галлия, патент № 2025832р каждого из структура на арсениде галлия, патент № 2025832-слоев и произведением концентрации Nn на толщину dn в каждом из нелегированных слоев таково:

N структура на арсениде галлия, патент № 2025832p = Nn x dn.

Положительный эффект от введения буферных слоев в виде чередующихся слаболегированных структура на арсениде галлия, патент № 2025832-слоев одного типа проводимости и слоев другого типа проводимости заключается в их взаимном обеднении за счет контактной разности потенциалов между ними. Это позволяет удалить активный слой, на котором сформированы ИС, от подложки на расстояния структура на арсениде галлия, патент № 2025832n x dn, где структура на арсениде галлия, патент № 2025832- число пар слоев, например, структура на арсениде галлия, патент № 2025832р--n-, а dn-структура на арсениде галлия, патент № 20258320,7 мкм - предельная толщина буферного слоя в прототипе (Nnструктура на арсениде галлия, патент № 20258325 структура на арсениде галлия, патент № 20258321014 - 1015 см-3).

Исследования показали, что реально указанным способом удается удалить активный слой на 2,5-3,0 мкм от подложки, т.е. от области локализации заряда, генерируемого с ловушек подложки, это приводит к ослаблению абсолютных величин изменения заряда в активном слое в отношении толщин буферных слоев прототипа и заявляемой структуры:

структура на арсениде галлия, патент № 2025832 = структура на арсениде галлия, патент № 2025832 = структура на арсениде галлия, патент № 2025832 = структура на арсениде галлия, патент № 2025832.

Кроме того, за счет падения части напряжения на толще буферного слоя также произойдет увеличение порога ЭУП (удельное сопротивление буферного слоя из решетки структура на арсениде галлия, патент № 2025832р--n- слоев структура на арсениде галлия, патент № 2025832109 Омструктура на арсениде галлия, патент № 2025832см), что при четырех периодах составляет значения > 10 кОм для площади паразитного электрода структура на арсениде галлия, патент № 202583220 мкм2.

На чертеже изображена предлагаемая структура.

На полуизолирующей подложке 1 расположены последовательно чередующиеся нелегированные слои 2 n-типа проводимости, толщиной 0,7 мкм с концентрацией фоновой примеси донорного типа структура на арсениде галлия, патент № 20258321015см-3 и слаболегированные структура на арсениде галлия, патент № 2025832р- слои 3 с концентрацией акцепторов структура на арсениде галлия, патент № 20258325структура на арсениде галлия, патент № 20258321010 см-2, повторенные четыре раза, затем слой 4 n-типа проводимости с концентрацией структура на арсениде галлия, патент № 20258321017 см-3 и толщиной структура на арсениде галлия, патент № 20258320,22 мкм.

Результаты измерения ЭУП в таких структурах дали величину пороговых напряжений для ЭУП свыше - 15В при комнатных температурах в условиях фоновых освещений.

Технические преимущества заявляемой структуры перед прототипом заключаются в повышении плотности интеграции ИС и увеличении выхода годных ИС на арсениде галлия, так как плотность расположения активных элементов в плоскости пластины уже не будет ограничиваться предельными пороговыми полями ЭУП.

Класс H01L29/06 отличающиеся формой; отличающиеся формами, относительными размерами или расположением полупроводниковых областей

катушка индуктивности, перестраиваемая электрическим полем -  патент 2384910 (20.03.2010)
транзистор и способ его изготовления -  патент 2364008 (10.08.2009)
полупроводниковое устройство и способ формирования полупроводникового устройства -  патент 2276429 (10.05.2006)
запоминающее устройство, множество запоминающих устройств и способ изготовления запоминающего устройства -  патент 2216821 (20.11.2003)
конструкция силового полупроводникового прибора -  патент 2201016 (20.03.2003)
полупроводниковая кремниевая структура -  патент 2110117 (27.04.1998)
способ формирования кремниевых эпитаксиальных структур -  патент 2059326 (27.04.1996)
полевой транзистор шоттки -  патент 2025831 (30.12.1994)
Наверх