устройство преобразования напряжения в код

Классы МПК:H03M1/34 в которых аналоговая величина сравнивается с эталонными величинами
Автор(ы):
Патентообладатель(и):Чмутенко Сергей Владимирович
Приоритеты:
подача заявки:
1991-04-17
публикация патента:

Изобретение относится к цифровой информационно-измерительной технике для сопряжения вычислительных машин с аналоговыми каналами. Цель изобретения - повышение быстродействия устройства при повышении динамической точности. Устройство содержит аналоговое запоминающее устройство, блок управления, параллельный и основной аналого-цифровые преобразователи (АЦП), цифроаналоговый преобразвоатель (ЦАП), генератор тактовых импульсов. Опорное напряжение, подключенное к ЦАП, больше опорного напряжения, подключенного к параллельному АЦП, на величину веса его младшего значащего разряда. Положительный эффект: повышение быстродействия устройства при повышении динамической точности. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ НАПРЯЖЕНИЯ В КОД, содержащее генератор тактовых импульсов, основной аналого-цифровой преобразователь, выходы которого являются первой выходной шиной, а вход опорного напряжения соединен с выходом цифроаналогового преобразователя, вход опорного напряжения которого является первой шиной опорного напряжения , вход запуска основного аналого-цифрового преобразователя соединен с первым выходом блока управления, отличающееся тем, что, с целью повышения быстродействия и динамической точности, в него введены аналого-цифровой преобразователь параллельного типа и аналоговое запоминающее устройство, вход которого является входной шиной устройства, управляющий вход соединен с вторым выходом блока управления, а выход- с аналоговыми входами основного аналого-цифрового преобразователя и аналого-цифрового преобразователя параллельного типа, выходы которого соединены с соответствующими входами цифроаналогового преобразователя и являются второй выходной шиной устройства, второй шиной опорного напряжения которого является вход опорного напряжения аналого-цифрового преобразователя параллельного типа, тактовый вход которого и тактовый вход основного аналого-цифрового преобразователя соединены соответственно с третьим выходом блока управления и выходом генератора тактовых импульсов, выход которого также соединен с первым входом блока управления, второй вход которого соединен с выходом "Конец преобразования" основного аналого-цифрового преобразователя.

Описание изобретения к патенту

Изобретение относится к цифровой информационно-измерительной технике и может быть использовано для преобразования аналоговых сигналов в цифровой код для сопряжения цифровых вычислительных машин с аналоговыми каналами, имеющими широкий динамический диапазон входных сигналов.

Известен преобразователь напряжения в код, основанный на принципе поразрядного уравновешивания с раздельным определением кодов порядка и мантиссы для каждого значения сигнала, содержащий сравнивающее устройство, блок управления, генератор тактовых импульсов, регистр, источник опорного напряжения, дешифратор и преобразователь кода в напряжение, выполненный в виде раздельных узлов, соответствующих порядку и мантиссе числового эквивалента. Однако он имеет невысокую скорость преобразования, так как порядок выходного кода определяется последовательно, разряд за разрядом.

Наиболее близким по технической сущности к предлагаемому устройству является аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, блок управления, компаратор, прямой вход которого подключен к входной шине, а инверсный подключен к шине опорного напряжения через последовательно соединенные цифроаналоговые преобразователи. Кроме того, в аналого-цифровой преобразователь введены первый и второй элементы И, элемент И-НЕ, реверсивный и двоичный счетчики, элемент запрета, блок ключей и элемент НЕ, вход которого подключен к выходу компаратора и к первым входам первого и второго элементов И, а выход подключен к входу обратного счета реверсивного счетчика, вход прямого счета которого соединен с выходом первого элемента И, тактовый вход через элемент запрета подключен к выходу генератора тактовых импульсов и второму входу второго элемента И, вход сброса соединен с первым выходом блока управления, с входом сброса двоичного счетчика, а выходы соединены с входами первого цифроаналогового преобразователя, с входом блока ключей, а n-й выход подключен к третьему входу второго элемента И и первому входу элемента И-НЕ, четвертый вход которого соединен с вторым входом элемента И-НЕ и вторым входом блока управления, третий выход которого соединен с вторым входом элемента запрета и с управляющим входом блока ключей. При этом выход элемента И-НЕ соединен с вторым входом первого элемента И, а выход второго элемента И соединен со счетным входом двоичного счетчика, выходы которого соединены с входами второго цифроаналогового преобразователя.

Основными недостатками устройства, взятого в качестве прототипа, является то, что известное устройство на этапе "Нормализация", когда формируется опорное напряжение для первого цифроаналогового преобразователя, работает по сути как аналого-цифровой преобразователь последовательного счета, а на этапе "Преобразование" - как следящий аналого-цифровой преобразователь. Как известно, такие аналого-цифровые преобразователи имеют ограниченное быстродействие, обусловленное ограниченной скоростью счета двоичного и реверсивного счетчиков. Кроме того, такие аналого-цифровые преобразователи имеют большую динамическую погрешность преобразователя, особенно проявляющуюся в прототипе в начале каждого этапа, например, при выходе в режим слежения и при потере его при быстрых случайных изменениях входного напряжения в пределах реализации входного сигнала.

Целю изобретения является повышение быстродействия при повышении динамической точности.

Цель достигается тем, что в устpойство, содержащее генератор тактовых импульсов, основной аналого-цифровой преобразователь, блок управления и цифроаналоговый преобразователь, введены параллельный аналого-цифровой преобразователь и аналоговое запоминающее устройство, вход которого является входом всего устройства, а выход подключен к входам основного и параллельного аналого-цифровых преобразователей. Первый вход блока управления подключен к управляющему входу аналого-запоминающего устройства, второй выход - к входу запуска параллельного аналого-цифрового преобразователя. К первому управляющему входу устройства управления и тактовому входу первого аналого-цифрового преобразователя подключена тактовая частота, второй управляющий вход блока управления соединен с входом сигнала "Конец преобразования" (КП) основного аналого-цифрового преобразователя, выходной код параллельного аналого-цифрового преобразователя поступает на соответствующие цифровые входы цифроаналогового преобразователя, выходное напряжение которого поступает на вход опорного напряжения, подключенного к опорному входу параллельного аналого-цифрового преобразователя на величину веса его младшего значащего разряда. Выходной код параллельного аналого-цифрового преобразования является кодом, пропорциональным масштабу, а выходной код основного аналого-цифрового преобразователя является информационным кодом.

Сопоставительный анализ предлагаемого технического решения с прототипом показывает, что заявляемое устройство отличается наличием аналогового запоминающего устройства, аналого-цифрового преобразователя параллельно действия и их связями между собой и остальными элементами схемы.

Таким образом, заявляемое устройство соответствует критерию изобретения "Новизна". Сравнение заявляемого решения с другими техническими решениями показывает, что сами аналоговые запоминающие устройства и параллельные аналого-цифровые преобразователи известны.

Известно также использование параллельных аналого-цифровых преобразователей конвейерного типа, в которых они формируют грубый цифровой эквивалент (старшие разряды) выходного кода устройства. В предлагаемом устройстве параллельный аналого-цифровой преобразователь служит только для ускорения формирования кода, пропорционального входному преобразуемому напряжению, предназначенному совместно с цифроаналоговым преобразователем для формирования опорного напряжения для основного аналого-цифрового преобразования. Известно также использование аналогового запоминающего устройства на входе аналого-цифрового преобразователя для запоминания текущего значения входного преобразуемого напряжения на время преобразования. В предлагаемом устройстве аналоговое запоминающее устройство необходимо кроме функций, указанных выше, также для задержки подачи преобразуемого напряжения на вход основного аналого-цифрового преобразователя после того, как сформировано опорное напряжение, пропорциональное текущему значению входного напряжения.

Такая задержки в значительной степени не влияет на общее время преобразования, так как в режиме "Выборка" может быть сделано весьма малым и сведено к апертурному времени аналогового запоминающего устройства, которое у быстродействующих аналоговых запоминающих устройств составляет 100-200 нс и менее.

Кроме того, время установления опорного напряжения, формируемого быстродействующим цифроаналоговым преобразователем, также невелико и может составлять 30-50 нс, так как опорное напряжение основного аналого-цифрового преобразователя изменяется после окончания преобразования, т. е. после окончательного переключения всех ключей входящего в его состав цифроаналогового преобразователя. Все это позволяет сделать вывод о соответствии технического решения критерию "Существенные отличия".

На фиг. 1 представлена структурная схема предлагаемого устройства преобразования напряжения в код; на фиг. 2 приведены временные диаграммы его работы, в точках, указанных на фиг.1.

Устройство содержит аналоговое запоминающее устройство (АЗУ) 1, блок управления (БУ) 2, аналого-цифровой преобразователь параллельного действия (АЦП) 3, основной аналого-цифровой преобразователь (АЦП) 4, преимущественно поразрядного кодирования, и цифроаналоговый преобразователь (ЦАП) 5 и генератор 6 тактовых импульсов . Входное напряжение подключено к входу аналогового запоминающего устройства 1, введенного для запоминания текущего значения входного преобразуемого напряжения на время преобразования его основным преобразователем 4. Выход аналогового запоминающего устройства 1 подключен к аналоговым входам параллельного АЦП 3 и основного АЦП 4. К первому управляющему входу блока 2 управления и тактовому входу основного аналого-цифрового преобразователя 4 подключена тактовая частота генератора 6 тактовых импульсов. Второй управляющий вход блока 2 управления соединен с выходом сигнала "Конец преобразования" параллельного аналого-цифрового преобразователя 4. Первый выход блока 2 управления подключен к управляющему входу аналогового запоминающего устройства 1, второй - к входу запуска аналого-цифрового преобразователя 4, а третий выход блока 2 управления подключен к входу запуска параллельного аналого-цифрового преобразователя 3, введенного для получения кода, пропорционального величине входного преобразуемого напряжения. Цифровые выходы параллельного аналого-цифрового преобразователя 3 подключены к соответствующим цифровым входам цифроаналогового преобразователя 5, выход которого соединен с входом опорного напряжения аналого-цифрового преобразователя 4. Величина опорного напряжения, подключенного к опорному входу цифроаналогового преобразователя 5, больше величины опорного напряжения, подключенного к опорному входу параллельного аналого-цифрового преобразователя 3, на величину веса его младшего значащего разряда. Цифровые выходы параллельного аналого-цифрового преобразователя 3 являются выходами кода, пропорционального масштабу входного напряжения, а цифровые выходы основного аналого-цифрового преобразователя 4 являются выходами информационного кода.

Устройство работает следующим образом. С соответствующего выхода блока 2 управления на вход запуска параллельного аналого-цифрового преобразователя 3 поступает запускающий импульс (фиг. 2а). Одновременно с запуском АЦП 3 аналоговое запоминающее устройство 1 блоком 2 управления переводится в режим выборки входного сигнала. По истечении времени преобразования параллельного АЦП 3 tпр1 (фиг. 2 б) код на цифровых выходах последнего достоверен и поступает на цифроаналоговый преобразователь 5.В соответствии с этим кодом на выходе ЦАП 5 формируется опорное напряжение Uоп (фиг. 2 г), поступающее на вход Uоп АЦП 4. Величина опорного напряжения, поступающего на ЦАП 5, выбрана больше величины опорного напряжения, поступающего на параллельный АЦП 3, на величину веса младшего значащего разряда АЦП 3 для исключения переполнения в выходном коде основного АЦП 4. Поскольку формирование этого опорного напряжения происходит во время режима "Выборка" АЗУ 1, переходный процесс со временем tпер (фиг. 2 г) происходит до начала запуска параллельного АЦП 4, то он не влияет на его работу. По окончании режима "Выборка" АЗУ 1 по истечении времени tв (фиг. 2,в) АЗУ 1 переводится блоком 2 управления в режим "Запоминание" (фиг. 2,в), одновременно запускается и начинает преобразование АЦП 4 (фиг. 2,д). Преобразование происходит с опорным напряжением Uоп (фиг. 2,г), пропорциональным зафиксированному АЗУ 1 текущему значению входного напряжения Uвх устройства. По окончании времени преобразования АЦП 4 tпр2 (фиг. 2,д) по сигналу "Конец преобразования" (КП) (фиг. 2,д) блок 2 управления переводит АЗУ 1 в режим "Выборка". На цифровых выходах параллельного АЦП 3 присутствует код, пропорциональный масштабу входного преобразуемого напряжения Nм, а на цифровых выходах основного АЦП 4 - информационный код Nи, далее все процессы, описанные выше, повторяются снова.

Преимуществом предлагаемого устройства по сравнению с прототипом является повышение быстродействия устройства, так как код, использующийся для формирования опорного напряжения, для основного (информационного) АЦП формируется АЦП параллельного действия, что сокращает общее время преобразования. Кроме того, основной АЦП может быть любым "быстрым" АЦП как поразрядного кодирования, так и параллельного действия. Другим немаловажным преимуществом предлагаемого устройства является повышение динамической точности устройства и совокупности с параллельным аналого-цифровым преобразователем.

Наверх